ltqdxl的博客

10、【神器放送】在Allegro中还可以使用文末提供的Skill工具，查询需要仿真的FPGA芯片，自动在当前目录下生成管脚信息的“器件编号_PinNet.csv”文件，用Excel打开该文件，前两列就是IBIS中[Pin]和signal_name，免去了上述9步数据导入的操作之苦，只需要在第3列手工添加一下model_name关键字即可；13、对于一些本次仿真中不需要使用的管脚可以给一个临时模型，如下图中，将FPGA中所有与DDR仿真无关的管脚的model_name设置为sstl15_cin；

IBIS是Input/Output buffer information specification的缩写，从名字中可以看出，模型的主要作用是描述器件输出输出的特性。简单来说，有IBIS模型比没有模型，仿真结果会更为准确。在IBIS出现之前，仿真主要依靠SPICE模型，由于SPICE模型规模庞大，通常仿真都非常耗时，且提供SPICE模型存在泄密的风险。而IBIS并不考虑IC内部的电路，只关注输入输出部分，因此不会泄露厂商的知识产权，且可以将仿真时间压缩一到两个数量级，大大提高效...

一、IBIS模型的获取a) 直接找芯片供应商b) 从网上下载i.到Google网站直接搜索某个型号的IBIS模型；ii. 到器件厂商的官方网站下载；iii.从专门提供IBIS模型的网站搜索下载。c) 仿真器件的SPICE 模型或直接测量二、IBIS模型的转化过程将模型的IBIS格式转化为DML格式，可以使用Allegro自带的Model Integrity.一般有两种方式打开此软件...