高阻态

高阻态这是一个数字电路里常见的术语,指的是电路的一种输出状态,既不是高电平也不是低电平,如果高阻态再输入下一级电路的话,对下级电路无任何影响,和没接一样,如果用万用表测的话有可能是高电平也有可能是低电平,随它后面接的东西定的。

实质

电路分析时高阻态可做开路理解。你可以把它看作输出(输入)电阻非常大。它的极限状态可以认为悬空(开路)。也就是说理论上高阻态不是悬空,它是对地或对电源电阻极大的状态。而实际应用上与引脚的悬空几乎是一样的。

意义

当门电路的输出上拉管导通而下拉管截止时,输出为高电平;反之就是低电平;如上拉管和下拉管都截止时,输出端就相当于浮空(没有电流流动),其电平随外部电平高低而定,即该门电路放弃对输出端电路的控制 。

表示方法

高阻态常用字母 Z 表示。
1.。
现在毕业 了,我还是不懂,真是有点丢人啊!比如某个IO口输出高祖态,那么如果这个高阻态通过一个1k的电阻接GND和接VCC有什么区别啊?接GND会怎样,接VCC会怎样
有高阻态,应该也有其它两态噢,一个低电平,一个高电平,一般有高阻态的端口都用在总线上,因为总线要分时复用,也就是一会儿要用它,一会儿不用它,但是它又不能干扰其它的使用总线,所有高阻态就出现啦,用来隔开相当于断开但又不是真的断开。
用个很简单的话告诉你,高阻态就是电阻很大,或者说是趋向无穷大。这样理解是最好的
2 
电阻无穷的话那和外界不就相当于断开了
没有断开哦有电阻怎么是断开。一般作为输入的时候是最好是高阻态的,这样的话电流就会小了

3
你学过运算放大器吧,那个输入就是高阻态的。就是输入电阻很大

### 的概念及其符号表示 (High-Z 或 High Impedance)是一种电路状,在这种状下,节点既不连接到电源也不接地,表现为非常的电值。它通常用于三门、多路复用器以及其他需要动控制输入/输出的场景中。 在电子工程领域,可以用特定的符号来表示。以下是常见的几种表示方式: #### 1. **逻辑电平中的** 在数字电路设计中,通常被标记为 `Z` 或 `-` 来区分于传统的低电平(0 和 1)。例如,在 VHDL 或 Verilog 中定义三缓冲器时,可以使用如下代码[^1]: ```verilog assign output = enable ? input : 1'bz; ``` 此处 `1'bz` 表示。 #### 2. **原理图中的** 在电路原理图中,可以通过断开开关或者虚线箭头的方式表示。具体来说,当某个引脚处于时,可能会标注为 “Hi-Z” 或者通过图形化手段展示其未连接的状。 #### 3. **仿真工具中的** 许多 EDA 工具(如 Cadence、Mentor Graphics 等)支持直接显示的结果。一般情况下,“X” 被用来代表不确定状,而 “Z” 则明确指出该节点当前处于抗模式下。 需要注意的是,实际应用过程中应避免长时间让重要信号保持在上,因为这可能导致浮动电压引起误操作甚至损坏器件。 ```python # Python 示例:模拟简单三行为 class TriStateBuffer: def __init__(self, value=0): self.value = value def set_output(self, enable=True): if enable: return self.value else: return 'Z' buffer = TriStateBuffer(1) print(buffer.set_output(False)) # 输出 Z 表示 ```
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值