#systemverilog# 关于随机约束之 constraint 关键字

那么菜

已于 2023-07-02 17:31:32 修改

阅读量2.2k

点赞数 1

分类专栏： SystemVerilog 语言编程文章标签： systemverilog

于 2020-11-28 15:45:40 首次发布

本文链接：https://blog.youkuaiyun.com/qq_16423857/article/details/110281111

版权

SystemVerilog 语言编程专栏收录该内容

115 篇文章 ¥159.90 ¥299.90

订阅专栏

超级会员免费看

本文详细介绍了SystemVerilog中`constraint`关键字的使用，包括比较约束、inside约束、权重分布、多重约束、implication约束、软约束、条件约束、双向约束以及解的概率。还探讨了随机约束的方法，如生成随机数、使用`randomize()`函数，并讨论了随机约束的注意事项，如`extends`关键字、`constraint_mode()`的使用和`rand_mode(0)`的含义。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

前言

随机约束，在IC 验证中重要地位就不用多说了。今天复习一下，UVM 验证平台中的constraint 随机约束的使用。

前言
一、约束规则
二、随机约束
总结

一、约束规则

1.1 《规则》：>, <, >=, <= , ==

我们可以用> < >= <=等符号来对变量进行简单的约束，注意的是当要把某个变量设为定值时，需要使用==符号。

    rand bit [3:0] min, typ, max;
    rand bit [3:0] fixed;
    constraint my_range_c { 3 < min;
                          typ < max;
                          typ > min;

了解本专栏