
MIG
Mr.zhang_FPGA
技术人生,有总结才有提高
展开
-
例化mig IP用User Interface实现DDR3读写
例化mig IP用User Interface实现DDR3读写平台新建工程控制逻辑设计部分信号Command Timing DiagramWrite Timing DiagramRead Timing Diagram实现code平台设计在vivado 2019.2中实现,硬件平台Zion板,设计采用Zion板对DDR3部分。时钟采用200MHZ的差分时钟。DDR3型号为MT41J256m16X...原创 2020-01-07 17:45:12 · 1795 阅读 · 4 评论 -
mircobaze 控制mig IP读写DDR测试
mircobaze 控制读写DDR测试mircobaze 控制读写DDR测试新建BD文件1.在vivado Flow Navigator选择 Create Block Design,然后添加microbalze并点击图中自动连线如下图:2.运行结果如下图:3.双击microblaze 进行设置如下图:添加mig IP 核并进行设置1.mig的输入时钟2.之后在IO Planning Options...原创 2020-01-02 16:27:01 · 3264 阅读 · 1 评论