qq1987924的专栏

转自：http://blog.sina.com.cn/s/blog_541cfd6601010j7b.html

转发：很小白地说，Altera的同一型号FPGA一般会提供若干个速度等级供选用（如cyclone 2系列器件提供3个速度等级），在FPGA芯片的名字中就有体现。    就比如说我所用的EP2C20F484C8，其中C8中的8就代表了速度等级（C代表是商业品）。除了C8外，还有C6和C7。Altera的FPGA中，C6快于C7，C7又快于C8，就是数字越小越快。好像X

转自：http://blog.youkuaiyun.com/rongyao5566/article/details/8824483

转自：http://blog.sina.com.cn/s/blog_6d999c4f0100yw0s.html我们在画PCB的时候肯定会遇到solder Mask 和paste Mask，以前一直模模糊糊的知道solder Mask是阻焊层，paste Mask是焊锡膏层，在用protel的时候不是很在意，但当用cadence 的时候要自己制作焊盘，就必须明白这两者的含义了。 

转自：http://blog.youkuaiyun.com/zmq5411/article/details/6076340FPGA学习步骤，我的体会FPGA在目前应用领域非常，在目前的单板设计里面，几乎都可以看到它的身影。从简单的逻辑组合，到高端的图像、通信协议处理，从单片逻辑到复杂的ASIC原型验证，从小家电到航天器，都可以看到FPGA应用，它的优点在这里无庸赘述。从个人实用角度看，对于学生

转自: 1、RAM初始化文件的生成，其格式必须满足一定的要求，对于Quartus II，其能接受的两种格式初始化文件：.mif格式（即memory initialization file ）和.hex格式（即hexadecimal 16进制），下面是两种格式的建立方法：    （1）.MIF文件     如果要生成的数据表相对简单，那么可以手动填写。即在quarter

转自：  http://blog.youkuaiyun.com/ling1874/article/details/5758883

转自：http://blog.youkuaiyun.com/ling1874/article/details/5758893

转自： http://www.starskeys.com/blogcn/ICSJ1/146.html在Verilog HDL语言有一个特殊的运算符:位拼接运算符{}.用这个运算符可以把两个或多个信号的某些位拼接起来进行运算操作。其使用方法如下:即把某些倍号的某些位详细地列出来，中间用逗号分开.最后用大括号括起来表示一个整体信号，例如:也可以写成为:在

转自：http://blog.youkuaiyun.com/angelbosj/article/details/104924111、不熟悉FPGA的内部结构，不了解可编程逻辑器件的基本原理。FPGA为什么是可以编程的？恐怕很多菜鸟不知道，他们也不想知道。因为他们觉得这是无关紧要的。他们潜意识的认为可编程嘛，肯定就是像写软件一样啦。软件编程的思想根深蒂固，看到Verilog或者VHDL就像看到C语言

使用ModelSim-Altera與其自帶的precompiled library作仿真使用GUIStep 1：改變預設目錄File -> Change DirectoryStep 2：建立work libraryStep 3：編譯VerilogCompile -> Compile ...如何使用ModelSi

转自：http://blog.sina.com.cn/s/blog_3f8b06cc01015gqn.html 一、Quartus2中内嵌的Simulator与ModelSim仿真的差异？Quartus2中内嵌的Simulator也可以进行仿真，它可以分为两种模式，Functional与Timing。但是这里的Functional是基于门级网表的功能仿真，并不是HDL级的功能仿真。

转自：http://blog.chinaunix.net/uid-25148547-id-166339.html有些人对于FPGA下JTAG的下载方式有些迷惑，为什么出现配置芯片了，为什么要用不同的下载电缆，不同的下载模式?通过在网上查阅相关资料做了总结和整理如下： 1 FPGA器件有三类配置下载方式：主动配置方式（AS）和被动配置方式（PS）和最常用的(JTAG)配置方式。AS模

转自：http://blog.sina.com.cn/s/blog_9444ed240101dxx3.html看Matlab的help文档讲得不是清楚。先给上一段代码：>> a=[1 2 3;4 5 6;7 8 9;10 11 12];>> b=reshape(a,2,6);这段代码的结果是这样的：>> a     1     2     3

Method for prioritizing production lots based on grade estimates and output requirements 3. 速度等级的标定不仅仅取决于芯片本身的品质，还与

转自：http://www.eetop.cn/blog/html/14/56214-17006.html

转自：http://wenku.baidu.com/link?url=D58gZf0eyj2APBOxOlVmDiljVQdsfJAZqpa6XIntbUU4gAnOyJn8bWFLomR9qIoJkwBc-NjXe_-p07lCQMwqVCApIrsWR6Gqs-dNkZC1ZYu

转自：http://blog.youkuaiyun.com/zhzht19861011/article/details/5844514

1. 启用一个定时器直接调用函数：    SetTimer(1,500,NULL);//定义时钟1，时间间隔为500ms    SetTimer(2,1000,NULL);//定义时钟2，时间间隔为1000ms   可以在按钮按下时启用定时器：  void CTimeDlg::OnButton1()  {  // TODO: Add your control notification ha

转自：http://blog.youkuaiyun.com/zhongguoren666/article/details/7586074函数调用是程序设计中的重要环节，也是程序员应聘时常被问及的，本文就函数调用的过程进行分析。一、堆和栈首先要清楚的是程序对内存的使用分为以下几个区：l         栈区（stack）：由编译器自动分配和释放，存放函数的参数值，局部

Keil C 中全局变量的使用在KEIL C中，有多个源文件使用到全局变量时，可以在一个源文件中定义全局变量，在另外的源文件中用extern 声明该变量，说明该变量定义在别的文件中，将其作用域扩展到此文件。例如：有以下两个源文件test1.c，test2.c//test1.cchar aaa;                                //定义aaafunc

转自;关于堆和栈已经是程序员的一个月经话题，大部分有是基于os层来聊的。 那么，在赤裸裸的单片机下的堆和栈是什么样的分布呢？以下是网摘：  刚接手STM32时，你只编写一个int main(){while(1);}BUILD://Program Size: Code=340 RO-data=252 RW-data=0 ZI-data=1632 编译后

转载：http://blog.youkuaiyun.com/rig622/article/details/7060258一直以来对于ARM体系中所描述的RO，RW和ZI数据存在似是而非的理解，这段时间对其仔细了解了一番，发现了一些规律，理解了一些以前书本上有的但是不理解的东西，我想应该有不少人也有和我同样的困惑，因此将我的一些关于RO，RW和ZI的理解写出来，希望能对大家有

转自：如何写代码减少逻辑单元的使用数量工作中遇到的问题，芯片级的资源有限制，没办法只能改进逻辑单元综合电路逻辑。一....尽量不要使用"大于""小于"这样的判断语句, 这样会明显增加使用的逻辑单元数量 .看一下报告,资源使用差别很大.     例程:always@(posedge clk)   begin    count1=count1+1;   

转自：http://www.cnblogs.com/e-shannon/articles/3724724.html

转自优化级别说明（仅供参考）：则其中的 Code Optimization    栏就是用来设置C51的优化级别。共有9个优化级别（书上这么写的），高优化级别中包含了前面所有的优化级别。现将各个级别说明如下：0级优化：1、 常数折叠：只要有可能，编译器就执行将表达式化为常数数字的计算，其中包括运行地址的计算。2、 简单访问优化：对8051系统的内部数据和位地址进行访问优化。

转自：http://weiyong321.blog.163.com/blog/static/84768739201071442423201/

转自：Altium Designer 在PCB覆铜时，所有的过孔和焊盘都是十字连接即Relief Connect连接的，没有像PROTEL 99SE一样只有接地的焊盘才是十字连接而过孔是直接连接的。如下图所示：处理问题方法：step1：design>rules>plane>polygon connection stylestep2：new

用户的设计首先转化成RTL级，然后再MAP到FPGA的资源，比如LUT，DFF或者DSP等资源里去。这些MAP好的FPGA资源用实际芯片里的哪个物理资源（哪一行哪一列的哪个slice)来实现就是place了，place完成后就要根据他们之间的逻辑关系来连线，用什么布线资源来连，就是ROUTE。这里面有非常复杂的优先级算法关系，还要求速度快，节省资源，延时小。

近年来，基于CPU+GPU的混合异构计算系统开始逐渐成为国内外高性能计算领域的热点研究方向。在实际应用中，许多基于 CPU+GPU 的混合异构计算机系统表现出了良好的性能。但是，由于各种历史和现实原因的制约，异构计算仍然面临着诸多方面的问题，其中最突出的问题是程序开发困难，尤其是扩展到集群规模级别时这个问题更为突出。主要表现在扩展性、负载均衡、自适应性、通信、内存等方面。一、    CPU

声明：本文为转载作品，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/关于FPGA串口通信的问题，老实说看了好多资料，都没有找到满意的结果，直到在黑金动力论坛中看到这篇文章，一时竟有豁然开朗之感，老实说黑金写的文章这的很不错，本人在里面受益颇多，在此对黑金的工作人员表示致敬！