Makefile中的$(1)是什么

原创 已于 2023-10-22 20:45:19 修改 · 4.1k 阅读 · 4 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#Makefile #函数参数传递

于 2023-03-17 01:11:51 首次发布
文章探讨了在Linux环境中，Makefile在编译过程中的关键作用，尤其是当涉及复杂项目如ffmpeg时。文中提到，虽然有cmake等现代编译工具，但掌握Makefile的编写仍然重要。作者在研究ffmpeg的Makefile时遇到$(1)变量，发现它类似于shell脚本中的参数传递，但实际上Makefile中是通过函数调用来传递。通过分析ffmpeg/fftools/Makefile的片段，解释了$(1)作为函数参数的用法，并提供了一个简单的Makefile示例来帮助读者更好地理解这一概念。

Linux工程的编译要用到make工具，平台不一样，只是工具链不同，但Makefile是编译系统的关键所在，因此掌握Makefile的编写规则是非常重要的。尽管有了cmake这样更容易使用的编译工具，但这并不意味着就不需要学习Makefile了。

最近本人在研究ffmpeg的编译系统Makefile时，看到里面有一个$(1)的变量，一时没明白是什么，总觉得有点似曾相识，这和shell脚本中的$0、$1、$2很像，是传递的参数？但Makefile调用的时候不能传递参数，因为会被当成make的目标。经过一番琢磨，终于明白这是Makefile中定义的函数的参数传递形式。

这是ffmpeg/fftools/Makefile中的截取片段：

define DOFFTOOL
OBJS-$(1) += fftools/cmdutils.o fftools/opt_common.o fftools/$(1).o $(OBJS-$(1)-yes)
ifdef HAVE_GNU_WINDRES
OBJS-$(1) += fftools/fftoolsres.o
endif
$(1)$(PROGSSUF)_g$(EXESUF): $$(OBJS-$(1))
$$(OBJS-$(1)): | fftools
$$(OBJS-$(1)): CFLAGS  += $(CFLAGS-$(1))
$(1)$(PROGSSUF)_g$(EXESUF): LDFLAGS += $(LDFLAGS-$(1))
$(1)$(PROGSSUF)_g$(EXESUF): FF_EXTRALIBS += $(EXTRALIBS-$(1))
-include $$(OBJS-$(1):.o=.d)
endef

$(foreach P,$(AVPROGS-yes),$(eval $(call DOFFTOOL,$(P))))

这里面调用了定义的DOFFTOOL函数，$(1)是函数的第一个参数，$(2)是其第二个参数，依此类推，

而$(0)是函数本身。

如果还看不明白，就自己写一个Makefile试试吧，下面是一个Makefile的例子：

define DOFFTOOL
@echo $(0)
@echo $(1)
@echo $(2)
endef

all:
    $(call DOFFTOOL,ffmpeg,ffplay)

把它保存为Makefile文件，执行make，看看打印出来什么，就明白了这是怎么一回事了。

黑猫带你学Makefile第5篇：Makefile中函数的使用
黑猫奥利奥的博客
08-07 1509
在Makefile中可以使用函数来处理变量，从而让我们的命令或是规则更为的灵活和具有智能。make所支持的函数也不算很多，不过已经足够我们的操作了。函数调用后，函数的返回值可以当做变量来使用。...
10.Makefile基本语法入门(易于理解一文读懂)
宁子希的博客
02-06 1413
Makefile 是软件开发中的重要工具，它可以自动化执行编译、链接和其他构建任务。本文将介绍 Makefile 的功能、基本语法以及一个简单的示例，帮助读者更好地理解和使用这一工具。Makefile 是一个文本文件，其中包含了一系列规则和命令，用于告诉 make 工具如何编译和构建软件项目。它基于文件的依赖关系和修改时间戳，帮助系统自动化执行构建过程。或者使用:=预定义变量是 Makefile 中的特殊变量，它们在 Makefile 中无需显式定义，而是由 Make 工具提供的一些默认值。
makefile学习笔记(1)- @^$符号的意义
野生猿-群号1025127672
09-16 895
makefile的基本用法如下， target：components ------<依赖语句> TAB rule ------<规则语句> 这两行一般同时出现。 第一行表示的是依赖关系， 举例：某个.o目标文件依赖几个.c和.h，那么可以这么写： main.o：main.c mytool1.h mytool2.h 又...
makefile —— 变量赋值 深入窥探 Makefile 变量（1）
weixin_42109053的博客
12-01 2690
系列文章目录 提示：这里可以添加系列文章的所有文章的目录，目录需要自己手动添加 例如：第一章 Python 机器学习入门之pandas的使用 提示：写完文章后，目录可以自动生成，如何生成可参考右边的帮助文档 文章目录系列文章目录前言一、变量引用基础二、变量的两个特色三、变量引用高级技术3.1 替换引用3.2 嵌套变量引用（计算的变量名）总结 前言 变量，是在 makefile 中定义的名字，其用来代替一个文本字符串，该文本字符串称为该变量的值。在具体要求下，这些值可以代替目标、依赖、命令以及 mak
Makefile编译原理 特殊的变量(1)
2401_84010865的博客
04-05 498
mhr@ubuntu:~/work/makefile1$ make all //携带了目标名(make这个应用程序的命令行参数)mhr@ubuntu:~/work/makefile1$ make all out //让 make 执行两个目标。all //make 这个应用程序的命令行参数 目标名 all。//make 这个应用程序的命令行参数 为空 没有带目标名。make // 当前解释器所对应的文件名就是 make。make // 当前解释器所对应的文件名就是 make。
Makefile中的$
热门推荐
tianyexing2008的博客
08-25 1万+
在Makefile中，$符号一般有三种用法： 1，变量引用，如 2，函数调用，如： 3，shell 命令，如： 在Makefile中还有一个$$的用法，如： SRCS=$(shellls-t|grep"\.cpp$$"|head-1)，两个$$中的一个是shell当中要用到，表示匹配指定的结尾字符，另外一个是转义，即：在执行shell命令中要用到$符号时，需要进行转义。那这条语句的意思是：找到最近修改的cpp文件。 SRC = $(shell ls -t | ...
Makefile(1)
Shellcode.Cool!
01-18 756
1.前言    有幸拜读了http://blog.youkuaiyun.com/haoel/article/details/2888                     http://www.cnblogs.com/Anker/p/3242207.html http://www.groad.net/bbs/read.php?tid-2920-page-e.html http://blo
makefile(1)
A1157599735的专栏
09-19 673
先从最简单的makefile说起: //main.c int main() { printf("hello world\n"); return 0; }   main:main.o TAB键gcc -o main main.c clean:clean.o TAB键rm -rf main.o main 改错题： main:main.c CC $ 提示：CC是make的缺省变量，
makefile中文手册
04-26
1. **Makefile的基本结构**：Makefile通常包含一系列规则，每个规则定义了一个目标（target）和依赖（dependencies），以及如何更新目标的命令（recipe）。规则的格式一般为：`target: dependencies... command...`...
linux 的 Makefile总是出现 $(Q)$(MAKE) $(build) 具体什么含义呢？
lxmega的专栏
01-06 1234
QQ。
Makefile:自动化变量 $@，$^，$＜，$?
五山口老法师
07-24 1342
Makefile有三个非常有用的变量。分别是$@，$^，$<代表的意义分别是： $@ 表示目标文件 $^ 表示所有的依赖文件 $< 表示第一个依赖文件 如果我们使用上面三个变量，那么我们可以简化我们的Makefile文件为： # 这是简化后的Makefile main：main.o mytool1.o mytool2.o gcc -o $@ $^ main.o：main.c mytool1.h mytool2.h gcc -c $< mytool1.o：mytool1.c
Makefile初级语法1
03-31 9078
Makefile基本规则 基本规则如下： target [target...] : [dependent ...] [ command ...] # command前必须是TAB 语法示例分析： helloworld.o: main.o print_hello.o gcc -o helloworld main.o print_hello.o 则对比可看书':'前为...
Makefile shell subst $(1)
weixin_30680385的博客
02-22 933
MAKE_3_80_realpath = $(shell $(top_srcdir)/scripts/realpath.sh '$(subst $(SQUOTE),\\$(SQUOTE),$(1))') 以上Makefile思考好几天不得要领： 今天想通了，是为记。 include $(top_srcdir)/include/mk/functions.mk functions....
一步一步学Makefile （1）
春秋繁露
11-26 446
一步一步学Makefile （1） 相信很多Linux开发者 都得自己来写Makefile，刚开始学习学写这个的时候都会碰到很多困难，我之前没有自己独立完成过Makefile，都是在公司已有的模板上添加。现在突然有一个很大的想法就是从零开始写Makefile，这个博客就是我的学习笔记。 开始准备我写的代码，总共七个文件，内容都很简单。 代码如下: [
Makefile编写指导(一)
weixin_33939380的博客
06-07 120
1、概述 什么是makefile？或许很多Winodws的程序员都不知道这个东西，因为那些Windows的IDE都为你做了这个工作，但我觉得要作一个好的和professional的程序员，makefile还是要懂。这就好像现在有这么多的HTML的编辑器，但如果你想成为一个专业人士，你还是要了解HTML的标识的含义。特别在Unix下的软件编译，你就不能不自己写makefile了，会不会写makef...
Makefile1
qq_24328911的博客
10-20 216
我的第一个Makefile all: main.o hello.o function.o gcc -o main $^ main.o : main.c function.o hello.o gcc -c main.c -I ./include -I ./src hello.o : src/hello.c gcc -c ./src/hello.c -I ./include fun...
makefile (1)
波波诺夫的专栏
03-13 325
################################# # makefile demo ################################# obj = $(wildcard *.o) printinfo := 1 .PHONY : all all: hello.c cc -o hello hello.c ifeq (1,$(printinfo)) @e
常见的makefile写法
张亮校的专栏
12-27 1037
1、目标名称，摆脱手动设置目标名称 [cpp] view plaincopy TARGET = $(notdir $(CURDIR))   all:$(TARGET)       CMD....   $(CURDIR) 表示Makfile当前目录全路径 $(notdir $(path)) 表示把path目录去掉路径名，只留
Makefile中的$$
gzxb1995的博客
03-13 8102
1 $$的用处 在uboot/kernel的顶层Makefile中我们可以看到，当执行make时同时传入多个目标是这样处理的： __build_one_by_one: $(Q)set -e; \ for i in $(MAKECMDGOALS); do \ $(MAKE) -f $(srctree)/Makefile $$i; \ done 其中的$$i比较奇怪，Makefile引用变量只需要一个$符号就够了，为什么这里要两个呢？因为变量i是在shell的for循环中定义的，是属于shell中的
makefile中$()是什么
最新发布
07-31
<think>首先，用户的问题是关于Makefile中$()的含义和用法。我需要确保我的回答基于系统级指令，特别是使用正确的LaTeX格式和中文回答。 关键点： - 行内数学表达式用$...$，例如变量、方程等。 - 独立公式用$$...$$并单独成段。 - 使用中文回答。 - 生成相关问题。 - 在引用段落末尾添加引用标识。 - 回答结构清晰，逐步解决问题。 - 参考提供的引用内容。 用户提供的引用： - [^1]: 讨论Makefile中的$*变量。 - [^2]: 解释$$i，表示在shell命令中避免make扩展。 - [^3]: 展示$用于变量引用和函数调用。 - [^4]: 讨论$(origin V)用于检查变量来源。 我的回答应该覆盖$()在Makefile中的含义： - $()用于变量引用和函数调用。 - 例如，$(VAR)引用变量VAR。 - 它还可以用于调用Makefile函数，如$(wildcard pattern)。 结构化回答： 1. **介绍$()的基本含义**：解释$()用于变量展开和函数调用。 2. **详细用法**： - 变量引用：$(variable_name) - 函数调用：如$(wildcard *.c) 3. **注意事项**： - 在shell命令中使用$$来避免make扩展。 - 区分$@, $<等其他特殊变量。 4. **参考引用**：自然地融入引用内容，并在末尾添加引用标识。 5. **生成相关问题**：在回答后添加相关问题部分。 确保LaTeX正确： - 如果有数学表达式，如变量名，用$...$格式。例如，变量$x$。 - 在Makefile上下文中，可能没有太多数学内容，但变量名可以视为符号。 回答大纲： 1. **开头**：简要介绍$()的作用。 2. **核心解释**： - 解释变量引用。 - 解释函数调用。 - 讨论$$在shell命令中的使用。 - 提到origin函数等。 3. **注意事项**：基于引用，讨论区分变量、顺序、兼容性等。 4. **结论**：总结。 5. **相关问题**：生成3-4个相关问题。 生成相关问题： - 例如： 1. Makefile中如何定义和使用自定义函数？ 2. $@和$<在Makefile中有什么区别？ 3. 如何处理Makefile中的shell命令？ 4. Makefile的版本兼容性如何影响变量使用？ 使用中文回答： - 整个回答用中文书写。 最终输出结构： - 回答部分。 - §§相关问题§§部分。</think>### Makefile中$()的含义和用法 在Makefile中，`$()`是一种核心语法结构，主要用于**变量引用**和**函数调用**。它允许开发者在构建规则中动态地插入值或执行操作，从而增强Makefile的灵活性和可维护性。下面我将逐步解释其作用、用法和注意事项，确保内容真实可靠，并基于Makefile的官方文档和常见实践[^1][^2][^3]。 #### 1. **基本含义和作用** - **变量引用**：`$()`用于展开变量值。例如，`$(VAR)`会替换为变量`VAR`的定义值。这在定义文件列表、编译选项等场景中非常常见。 - 示例：`SRC = $(wildcard *.c)` 会将当前目录下所有`.c`文件赋值给变量`SRC`[^3]。 - **函数调用**：`$()`可以调用Makefile内置函数（如`wildcard`、`patsubst`等）或自定义函数。函数参数通过逗号分隔。 - 示例：`OBJ = $(patsubst %.c, %.o, $(SRC))` 会将所有`.c`文件名替换为`.o`文件名[^3]。 - **核心优势**：`$()`简化了代码重用，避免了硬编码，使Makefile更易于维护。例如，在大型项目中，它可以动态生成依赖文件列表[^1]。 #### 2. **详细用法和示例** - **变量引用**： - 语法：`$(variable_name)` - 示例： ```makefile CC = gcc CFLAGS = -Wall all: $(CC) $(CFLAGS) main.c -o output ``` 这里，`$(CC)`展开为`gcc`，`$(CFLAGS)`展开为`-Wall`。 - 注意：变量名区分大小写，例如`$(src)`和`$(SRC)`可能不同。 - **函数调用**： - 语法：`$(function_name arguments)` - 常见函数： - `$(wildcard pattern)`：匹配文件模式（如`$(wildcard src/*.c)`）。 - `$(patsubst pattern,replacement,text)`：模式替换（如`$(patsubst %.c,%.o,$(FILES))`）。 - `$(origin var)`：检查变量来源（如`$(origin V)`返回"command line"表示命令行传入[^4]）。 - 示例：结合变量和函数： ```makefile FILES = file1.c file2.c OBJ = $(patsubst %.c, %.o, $(FILES)) compile: gcc -c $(OBJ) ``` - **特殊场景：在shell命令中使用**： - 当`$()`出现在规则命令（如`all:`下的行）中时，需使用`$$`避免Makefile的提前扩展。这是因为Makefile会先解析`$`符号，再传递命令给shell。 - 示例： ```makefile print_files: for i in *.c; do echo $$i; done ``` 这里，`$$i`会被Makefile扩展为`$i`，然后由shell解释为循环变量[^2]。 - 错误示例：如果写成`$i`，Makefile会尝试展开变量`i`（未定义），导致命令失败。 #### 3. **注意事项** - **区分特殊变量**：`$()`与`$@`（目标文件）、`$<`（第一个依赖）等不同。例如，`$*`代表依赖文件列表[^1]，而`$()`专用于变量和函数。 - **依赖文件顺序**：在`$*`等变量中，依赖文件按Makefile定义顺序排列，处理时需注意顺序影响[^1]。 - **版本兼容性**：不同Make工具（如GNU Make vs. BSD Make）可能对`$()`的行为有差异。建议使用GNU Make并检查文档[^1]。 - **错误处理**：如果变量未定义，`$()`会展开为空字符串，可能导致构建失败。使用`ifdef`或`$(or ...)`函数可增强鲁棒性。 - **性能考虑**：频繁调用函数（如`wildcard`）可能影响构建速度，尤其在大型项目中。建议缓存结果到变量中。 #### 4. **结论** `$()`是Makefile的核心机制，用于实现变量展开和函数调用，显著提升构建脚本的灵活性和效率。正确使用时，它能简化文件操作、依赖管理和条件编译。但需注意shell命令中的转义（`$$`）和变量作用域，以避免常见错误[^1][^2][^3]。实践中，建议结合`make --debug`调试变量展开过程。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值