YarayQin-优快云博客

编译和运行一步完成：cmd /K cd /d $(CURRENT_DIRECTORY) & g++ -o $(NAME_PART).exe $(FULL_CURRENT_PATH) & $(NAME_PART) & cd $(CURRENT_DIRECTORY)编译源代码：cmd /K cd /d $(CURRENT_DIRECTORY) & g++ -o $(NAME_PART).exe "$(F

2017-11-21 17:52:48 2840

原创 system verilog MATLAB学习笔记

system verilog 学习笔记[SOC]

2017-10-16 11:57:33 1539

原创 PYTHON学习笔记

PYTHON学习笔记PYTHON学习笔记os 模块re fnmatch 模块tkinter 模块threading subprocess 模块shutil 模块hashlib 模块1.os 模块os.sep 可以取代操作系统特定的路径分隔符。windows下为 ‘\’os.name 字符串指示你正在使用的平台。比如对于Windows，它是’nt’，而对于Linux/Unix用户，它是

2017-10-16 09:59:25 535

转载 DDR3笔记

转自：http://www.360doc.com/content/14/0116/16/15528092_345730642.shtml 首先，我们先了解一下内存的大体结构工作流程，这样会比较容量理解这些参数在其中所起到的作用。这部分的讲述运用DDR3的简化时序图。 DDR3的内部是一个存储阵列，将数据“填”进去，你可以它想象成一张表格。和表格的检索原理一样，先指定一个行（Row），再指定

2017-07-13 13:08:53 1442

转载七种滤波方法的matlab实现和测试

创建两个混合信号，便于更好测试滤波器效果。同时用七中滤波方法测试。混合信号Mix_Signal_1 = 信号Signal_Original_1+白噪声。混合信号Mix_Signal_2 = 信号Signal_Original_2+白噪声。1.巴特沃斯低通滤波器去噪巴特沃斯滤波器适合用于信号和噪声没有重叠的情况下。下图是巴特沃斯对两个信号的滤波效果。从图上可以看出巴特沃斯低通滤波器对信号一的滤波

2017-07-12 11:09:30 1137

翻译滤波器设计

滤波器设计http://www.docin.com/p-1369040335.html?docfrom=rrela

2017-07-11 15:04:40 301

转载 FPGA静态时序分析模型——寄存器到寄存器

1. 适用范围　　本文档理论适用于Actel FPGA并且采用Libero软件进行静态时序分析（寄存器到寄存器）。2. 应用背景　　静态时序分析简称STA，它是一种穷尽的分析方法，它按照同步电路设计的要求，根据电路网表的拓扑结构，计算并检查电路中每一个DFF（触发器）的建立和保持时间以及其他基于路径的时延要求是否满足。STA作为FPGA设计的主要验证手段之一，不需要设计者编写测试向量，由软件自动完成

2017-07-06 10:06:44 1950

转载 FPGA静态时序分析——IO口时序（Input Delay /output Delay）

原文地址点击打开链接1.1 概述　　在高速系统中FPGA时序约束不止包括内部时钟约束，还应包括完整的IO时序约束和时序例外约束才能实现PCB板级的时序收敛。因此，FPGA时序约束中IO口时序约束也是一个重点。只有约束正确才能在高速情况下保证FPGA和外部器件通信正确。1.2 FPGA整体概念　　由于IO口时序约束分析是针对于电路板整个系统进行时序分析，所以FPGA需要作为一个整体分析，其中包

2017-07-06 10:03:44 2308

转载 IIC总线时序详解

I2C(Inter－Integrated Circuit)总线是一种由PHILIPS公司开发的两线式串行总线，用于连接微控制器及其外围设备。I2C总线产生于在80年代，最初为音频和视频设备开发，如今主要在服务器管理中使用，其中包括单个组件状态的通信。例如管理员可对各个组件进行查询，以管理系统的配置或掌握组件的功能状态，如电源和系统风扇。可随时监控内存、硬盘、网络、系统温度等多个参数，增加了系统的安全

2017-07-06 09:52:45 13422 4

转载解决FPGA时序问题的八大忠告

忠告一、、如果时序差的不多，在1NS以内，可以通过修改综合，布局布线选项来搞定，如果差的多，就得动代码。忠告二、看下时序报告，挑一个时序最紧的路径，仔细看看是什么原因导致，先看逻辑级数是多少？是哪种电路有问题，乘法器或者还是RAM接口数据先弄清楚哪儿的问题忠告三、搞时序优化的话插入寄存器是王道但也要看具体情况不一定都得插寄存器，插入寄存器效果不明显的话，先检查一下寄存器插入的位

2017-07-06 09:49:18 1800

原创半双工串口

半双工是用一根信号线双向传输，不可同时发送接收。主要代码：状态机定义 localparam IDLE = 3'b001, RECEIVE = 3'b010, SEND = 3'b100;状态机always @ ( * ) begin case ( state_now )

2017-06-28 10:09:24 1822

原创 CRC校验

CRC校验1.CRC原理来自百科循环冗余校验码（CRC）的基本原理是：在K位信息码后再拼接R位的校验码，整个编码长度为N位，因此，这种编码也叫（N，K）码。对于一个给定的（N，K）码，可以证明存在一个最高次幂为N-K=R的多项式G(x)。根据G(x)可以生成K位信息的校验码，而G(x)叫做这个CRC码的生成多项式。校验码的具体生成过程为：假设要发送的信息用多项式C(X)表示，将C(x)左移R位（可表

2017-06-27 17:58:55 379