PCIE EP如何发送MSI中断

最新推荐文章于 2025-06-05 12:25:20 发布
原创 最新推荐文章于 2025-06-05 12:25:20 发布 · 1.6k 阅读 · 10 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#.net #microsoft

本文探讨了Cadence和Synopsys在处理PCI Express Endpoint (PCIEEP) 中MSI中断时的代码差异。Cadence的实现会清除并重新设置msg_data中的中断号码，而Synopsys则直接或上中断号码，可能存在潜在问题。同时，文章提出了关于PCIE的Root Complex (RC) 是否修改PCIEEP的MSICAP结构体以及msg_data初始值来源的疑问，指出可能是由PCIERC侧的Software或PCIEEP侧的CPU写入。

Note1: PCIE EP的MSI CAP结构体中msg_data有16位；先读取cap中的msg_data。如果msi中断编号占用N个bit位，cadence的代码会先清除这些bit位，然后在这些比特位上重新填充msi中断号码；synopsys的代码直接读取msg_data后直接或上msi的中断号码；synopsys的操作是不严谨的，可能会有问题。
Note2: PCIE的RC会不会修改PCIE EP侧MSI CAP结构体中的msg_data？msg_data的初始值谁来写入，PCIE RC侧的Software通过发送CfgTLP来写入，还是PCIE EP侧的CPU通过local bus写入？

1. cadence的pcie ep发送msi中断的代码

2. synopsys的pcie ep发送msi中断的代码 

 3. mobiveil的pcie ep发送msi中断的代码 

PCIE EP 软件结构与单片机实现
uote_e的博客
06-02 489
PCIe（Peripheral Component Interconnect Express）总线是一种高速、低延时、点对点的串行总线，广泛应用于高性能计算机和工业控制领域。作为 PCIe 总线中的从设备，EP（Endpoint）芯片在数据传输和控制方面扮演着重要角色。本文将介绍 PCIe EP 芯片的软件结构与单片机实现。以上是 PCIe EP 软件结构与单片机实现的示例代码，具体实现方式会根据硬件平台和应用场景的不同而有所差异。在实际开发过程中，需要结合具体的硬件和软件设计要求进行详细的开发和测试。
PCIE RC枚举EP过程 STM32
qq_37934722的博客
06-06 1269
其中，RC表示总线的起点，而EP则表示总线的终点。本篇文章将为大家介绍PCIE RC如何在STM32单片机上进行EP的枚举。通过对PCIE RC控制器的配置、PCIE总线的启动、EP检测、新EP设备的初始化等过程，最终完成了EP设备的枚举和数据传输。进行EP检测前，需要先将PCIE RC控制器的配置空间设置为EP检测模式。如果检测到新的EP设备，则需要进行相应的初始化操作。在STM32单片机上，需要配置PCIE RC控制器，并开启总线地图寄存器（BAR0）和配置空间（CSR）。(4) 初始化新的EP设备。
PCIe 的 MSI 中断详解，寄存器级别的详细流程分析，完全搞懂硬件的工作流程
qq_29832469的博客
11-01 9073
EP 可以正确触发 MSI 中断，并被 RC 捕获后往 GIC 投递 PCIe 中断。本例的 MSI 中断并不是直接写 GIC 的 ITS ((Interrupt Translation Service)在GICv3中是可选的。ITS负责接收来自外设的中断，并将它们转化为LPI INTID发送到相应的Redistributor) 产生的，而是由 RC 中转了然后投递到 GIC 的。
PCIe学习笔记之MSI/MSI-x中断及代码分析
热门推荐
Hober
06-27 4万+
MSI/MSI-x中断
PCIE协议解析 synopsys IP Register配置空间 读书笔记（7）
yijingjijng的博客
08-29 6987
1      Registers（PCIE 设备的配置空间） 主要包含3种寄存器： Ø EPPort 模式下的寄存器 Ø RCPort模式下的寄存器 Ø Synopsys自定义的寄存器 1.1   PCIe Registers (EP Portmode) 1.1.1    RegisterSpace Layout Core内部包含4096 Byte的配置空间，并分为256Byte的基
pcie msi中断机制
weixin_41230430的博客
06-05 641
MSI 的全称是，即“消息信号中断”。它不是通过中断引脚发送中断信号，而是通过向主机内存空间中的一个特定地址写入一个特定的数据值来“发出”中断。提高性能：避免共享中断、减少仲裁延迟多中断支持：一个设备可支持多个中断源（多队列/多功能）NUMA优化：中断可定向发往某个CPU核更适用于现代总线（PCIe）：点对点结构天然支持MSI。
PCIE TLP 写&中断
Bill_Xiang的专栏
12-01 1522
最近接触了一点 PCIE 硬件相关配合调试工作，看了一些资料，对 TLP 存储器写操作，及通知上层数据写好了的机制有点不明白，跟同事讨论了一下之后有点思路，记录一下，如有不对还望指正。 TLP 概念中，存储器写使用 Posted 方式进行传送，而其他总线事务使用 Non-Posted 方式。对于 Non-Posted 方式，接收端会向发送端发送完成(Completion)报文，而对于 Posted 方式则没有，发送端不会等待接收是否完成。 这样的话，Dev...
PCIe 的 MSI-X 中断，申请过程全流程分析，详细讲解 EP 空间中断能力 CAP 的串联
qq_29832469的博客
11-15 3484
主要分析 Table BIR，这个寄存器是控制将 MSI-X Table Structure 存放在 BAR 内存空间的位置的。Table BIR 有 3Bit，指示 MSI-X Table Structure 将映射到 BARn 空间的某一个，Table Offset 指示BARn基地址的偏移。然后在 CPU 的对应 RAM 空间来初始化如下结构，即完成了 MSI-X 的结构初始化。规定 EP 的配置空间 0x34 的地址存放了第一个 CAP 的地址偏移，后续的 CAP 都如此串成链。
linux之 pcie MSI-X中断编程
z20230508的博客
05-20 1476
当前数据中心服务器，CPU基本都是基于PCIE总线和各种设备（例如，内存、显卡和网卡等）相连。而各种PCIE设备采用 MSIX（Message Signaled Interrupt eXtended - 基于消息的信号中断扩展）将中断信号发送给CPU。我们知道MSI最多支持32个中断向量号，而MSI-X中断向量数目最大为2048。那我们编程时如何获取、申请、控制这些中断向量资源呢，本文将为你揭开神秘的面纱。
4 --＞ PCIe 总线的 MSI/MSI-x 中断代码分析
weixin_38387929的博客
03-30 1794
MSI/MSI-X概述 PCIe有三种中断,分别为INTx中断，MSI中断，MSI-X中断，其中INTx是可选的，MSI/MSI-X是必须实现的。 1.1 什么是MSI中断? MSI， message signal interrupt, 是PCI设备通过写一个特定消息到特定地址，从而触发一个CPU中断。特定消息指的是PCIe总线中的Memory Write TLP, 特定地址一般存放在MSI capability中。 和传统的INTx中断相比，MSI中断有以下几个优点: (1) 基于引脚的传统中断会被多.
【PCI】PCIe EP标准配置空间（十）
zz2633105的博客
04-22 4525
本文参考PCIe协议 5.0：https://download.csdn.net/download/zz2633105/89204842。
RK3399平台开发系列讲解（PCI/PCI-E）5.51、PCIE EP模式软件架构
内核笔记
09-07 2127
📢本篇章将介绍PCIE总线EP的Framework。
PCIe EP模式软件架构与单片机
git_git523的博客
09-19 375
在本文中，我们将讨论PCIe端点（Endpoint）设备的软件架构，并将其与单片机进行比较。PCIe端点设备通常是指通过PCIe接口与主机通信的外部设备。综上所述，PCIe端点设备的软件架构相对复杂，需要编写驱动程序来与主机进行通信和数据传输，而单片机的软件架构相对简单，通常包括一个操作系统或者裸机代码来控制和管理外部设备。在PCIe端点设备的软件架构示例中，我们使用了Linux内核的PCI子系统来管理PCIe设备。下面我们将比较PCIe端点设备的软件架构与单片机的软件架构，并给出相应的源代码示例。
【80】PCIe EP driver初始化
linjiasen的博客
09-22 3940
任何一个PCIe EP的功能都分成两部分，其中一部分是PCIe功能，另外一部门是自己的域内的功能（比如网卡、FC、SAS、Nvme、GPU），其中PCIe域内的功能的初始化都是套路。主要涉及下面几个方面： 1、准备一个数据static struct pci_driver xxx_driver，该数据结构主要包括： （1）const struct pci_device_id（存放EP的device和vendorid） （2）int (*probe)(struct pci_dev *de...
PCIE那些事之linux下EP驱动实现方式一
xwb1040885790的博客
05-09 3365
简介 在平时做项目的时候会需要调试RC->EP的驱动，这一类的驱动有以下几个方式 1.采用第三方固件如PCIE WIFI 模块，这一类的驱动往往不需要自己写，直接采用内核自由的开源模块或者厂商提供三方模块源码即可 2.需要自己实现EP端的设备驱动，本文主要介绍此类驱动的实现原理 EP端的设备驱动，主要用于内存的快速访问， 经常见到的场景如下，两端实际是通过两片SOC进行PCIE直连，一端做RC一端做EP，需要驱动实现可以针对于对方的DDR内存访问 原理简介 1.首先需要注册pci_driver结构
高通平台开发系列讲解（PCIE篇）EP 软件架构组成
内核笔记
01-16 4513
📢本篇章主要图解高通平台PCIe EP软件架构。
关于PCIe枚举心得体会
qq_24722893的博客
12-03 2330
关于PCIe有个几个问题， 1，为什么ep侧单独复位rc侧就不能访问了。 猜想: ep复位，导致原来rc枚举时为ep分配config space信息丢失，如bar的基址映射在主机的地址。 2，为什么rc侧对ep枚举只进行一次？ ...
RK3399平台开发系列讲解（PCI/PCI-E）5.55、PCIE RC枚举EP过程
内核笔记
09-29 3090
📢本篇章将介绍RK3399平台PCIE总线枚举设备的过程。
PCIE基础知识一
qq_39995383的博客
07-09 5206
（1）PCI的工作频率分为33MHz和66MHz，最大吞吐率266MB/s；（2）PCIE 1.0 x1 的吞吐率就达到250MB/s。
ep设备如何触发msi中断
最新发布
08-27
EP设备触发MSI中断的过程基于PCIe的MSI机制，其核心是通过向预定义的内存地址发送一个Memory Write TLP（Transaction Layer Packet），这个TLP中包含了中断目标地址（Message Address）和中断数据（Message Data）[^...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值