
system verilog
绿茶盖儿
这个作者很懒,什么都没留下…
展开
-
system verilog与c语言接口读取yuv图像序列
system verilog代码 `define PIC_W 176 //图像宽 `define PIC_H 144 //图像高 `define FRAME 300 //总帧数 `define H_CLK 5 //半周期 typedef byte unsigned ubyte_t; //读取一帧图像,num表示第几帧,读取的像素存放在数组frame中 import "DPI-C" f原创 2012-10-14 23:40:05 · 2477 阅读 · 0 评论 -
system verilog中module和program的区别
首先module和program之间有很多相似之处: 1.和module相同,program也可以定义0个或多个输入、输出、双向端口。 2.一个program块内部可以包含0个或多个initial块、generate块、specparam语句、 连续赋值语句、并发断言、timeunit声明。 3.在program块中数据类型、数据声明、函数和任务的定翻译 2012-07-26 21:41:25 · 6154 阅读 · 0 评论