
VHDL
qijitao
这个作者很懒,什么都没留下…
展开
-
【博客大赛】VHDL中信号与变量的区别及赋值的讨论
VHDL中信号与变量的区别及赋值的讨论(强烈建议大家仔细阅读全文) 相信大家在看许多介绍VHDL语言的参考书的时候都会对其中的一些关于讲解信号与变量的例子产生过疑问,也许自己也确实仿真过,但是结果可能与自己分析的不一致,赋值结果可能会迟一个时钟周期,或者早到一个时钟周期,此时有些人估计就会稀里糊涂的认为就是那样的了,却并不知道自己分析的错在哪儿,这里本人就用多个例子来介绍二者的区转载 2016-02-03 14:18:24 · 26173 阅读 · 6 评论 -
Modelsim的注册问题
modelsim的licence已经通过了,可是打开modelsim的时候它就会蹦出来说“unable to checkout a viewer license necessary for use of the modelsim graphical user interface.Vsim is closing”。 这时在网上找到一个解决办法:就是在生成许可证之前将系统时间改为2008转载 2016-11-12 12:48:21 · 8471 阅读 · 1 评论 -
[资料] modelsim-win64-10.1c 下载、安装、破解全攻略
本教程包括软件下载、破解文件下载、安装破解方法,助你一次成功。软件安装好了却不能用,想必大家都有过这样的痛苦和无奈。这款软件的破解花了我整整一个下午的时间,期间在网上找了各种方法尝试均以失败告终,差点让我放弃破解而着手去换操作系统。网上的方法多存在着疏漏和差错,所以这也是我写次教程的初衷,希望能帮到大家,少走弯路。本人使用系统声明:win8 64位专业版过程如下: Modelsim转载 2016-11-12 12:46:51 · 8150 阅读 · 2 评论 -
Modelsim-se-10.1c-win32+Crack附教程
已经在自己WIN7(32bit)上亲测可用1 关闭杀毒软件,安装MODELSIM 10.1c,安装过程中弹出的界面选择“NO”2 安装完成后复制MentorKG.exe和patch_dll.bat到Modelsim安装目录的win32目录下3 以管理员的权限(如果是win7,XP直接运行)运行patch_dll.bat,将生成的文件另存为LICENSE.TXT4 新建环境变转载 2016-11-12 12:45:42 · 7932 阅读 · 2 评论 -
FPGA学习手记(三)准备工作——和谐ModelSim10.0(已验证至10.0c)
FPGA学习手记(三)准备工作——和谐ModelSim10.0(已验证至10.0c)写在前面:为什么是三呢,一和二懒得搬过来了,详见 懒兔子 。图被缩放了,看不清的请点击图片看大图。ModelSim作为仿真利器,是做CPLD和FPGA不可或缺的一款软件。在进行仿真之前,先要说说和谐安装的问题。安装软件可以在www.modelsim.com上下载,官方提供了最新的安装包以及许多历史版本,根据转载 2016-11-12 12:38:10 · 2736 阅读 · 0 评论 -
ModelSim
VHDL学习之路——工具篇——modelsim-win64-10.1c的安装和基本使用现在好多同学的操作系统都是64位的win8或者win10系统,在学习vhdl,安装软件时可能会遇到一些问题,下面我将介绍一些软件的安装以及基本使用的知识,希望能够帮到大家~(1)modelsim-win64-10.1c的安装我使用的系统是win10 64位专业版,在我的机器上成功安装并转载 2016-11-12 10:33:00 · 1787 阅读 · 1 评论 -
VHDL快速参考手册
PRIMARY DESIGN UNIT MODEL STRUCTUREEach VHDLdesign unit comprises an "entity" declaration and one or more "architectures". Each architecture defines a different implementation or model of a gi转载 2016-02-18 14:19:51 · 5979 阅读 · 0 评论 -
VHDL数据类型
VHDL数据类型 VHDL是一种强数据类型语言。 要求设计实体中的每一个常数、信号、变量、函数以及设定的各种参量都必须具有确定的数据类型,并且相同数据类型的量才能互相传递和作用。 VHDL数据类型分为四大类: ? 标量类型(SCALAR TYPE); ? 复合类型(COMPOSITE TY转载 2016-02-17 15:33:19 · 4780 阅读 · 1 评论 -
task和function语法的使用讨论(Verilog,CPLD/FPGA)
(原创)task和function语法的使用讨论(Verilog,CPLD/FPGA)1. Abstract function和task语句的功能有很多的相似之处,在需要有多个相同的电路生成时,可以考虑使用它们来实现。因为个人使用它们比较少,所以对它们没有进行更深的了解,现在时间比较充裕,我想通过写几个简单的电路将它们二者的功能进行验证一下,看看究竟是怎么生成电路的。2. Con转载 2017-06-03 20:10:14 · 2221 阅读 · 0 评论