
课程简介
本课程详细介绍了Xilinx新一代开发平台Vivado的使用方法,分为两大部分:入门篇和提高篇;涵盖四大主题:设计流程,时序约束(XDC),设计分析和Tcl脚本的使用;附带多个工程Demo。把Vivado “IP Centric”的设计理念贯穿其中,通过Demo显示了Vivado的强大功能和与ISE的不同之处。
- 第41讲 Tcl在Vivado中的应用(7):非工程模式下的设计流程管理 51337
- 第40讲 Tcl在Vivado中的应用(6):工程模式下的设计流程管理 5515
- 第39讲 Tcl在Vivado中的应用(5):使用Xilinx Tcl Store547
- 第38讲 Tcl在Vivado中的应用(4):嵌入自定义Tcl命令 5464
- 第37讲 Tcl在Vivado中的应用(3):使用Hook Script463
- 第36讲 Tcl在Vivado中的应用(2):定制报告503
- 第35讲 Tcl在Vivado中的应用(1):编辑网表682
- 第34讲 利用Vivado IP Integrator进行设计开发1058
- 第33讲 功耗估计和优化499
- 第32讲 UltraFast设计方法学(11):时序收敛之10个时序收敛技巧992
- 第31讲 UltraFast设计方法学(10):时序收敛之时序约束基本准则661
- 第30讲 UltraFast设计方法学(9):理解实现策略506
- 第29讲 UltraFast设计方法学(8):在Vivado中使用设计规则检查468
- 第28讲 UltraFast设计方法学(7):如何管理IP约束571
- 第27讲 UltraFast设计方法学(6):定义时钟分组559
- 第26讲 UltraFast设计方法学(5):时序约束791
- 第25讲 UltraFast设计方法学(4):RTL代码风格(2)717
- 第24讲 UltraFast设计方法学(3):RTL代码风格(1)1076
- 第23讲 UltraFast设计方法学(2):时钟1108
- 第22讲 UltraFast设计方法学(1):初识UltraFast1470
- 第21讲 综合后的设计分析(2):时序分析 51062
- 第20讲 综合后的设计分析(1):资源与扇出分析 51019
- 第19讲 约束的优先级 5708
- 第18讲 设置伪路径 5719
- 第17讲 设置多周期路径约束 51030
- 第16讲 虚拟时钟 5784
- 第15讲 设置输出延时约束 51001
- 第14讲 设置输入延时约束 51160
- 第13讲 创建基本时钟周期约束 51291
- 第12讲 时序分析中的基本概念和术语 102008
- 第11讲 与Vivado设计流程相关的一些技巧 51462
- 第10讲 输入/输出和时钟规划 51475
- 第9讲 编程与调试 52458
- 第8讲 Vivado里最常用的5个Tcl命令 103394
- 第7讲 增量实现 51530
- 第6讲 实现 51706
- 第5讲 综合的基本设置和综合属性 52145
- 第4讲 基于ModelSim的逻辑仿真(DEMO工程文件与第三讲一致!) 52408
- 第3讲 基于XSim的逻辑仿真 53098
- 第2讲 用三个DEMO讲解如何在设计中使用IP 55812
- 第1讲 Vivado设计流程及使用模式 521561
http://study.chinaaet.com/course/6100000016