<?xml version="1.0" encoding="utf-8" ?><rss version="2.0"><channel><title><![CDATA[q1594的博客]]></title><description><![CDATA[]]></description><link>https://blog.youkuaiyun.com/q1594</link><language>zh-cn</language><generator>https://blog.youkuaiyun.com/</generator><copyright><![CDATA[Copyright &copy; q1594]]></copyright><item><title><![CDATA[CORDIC算法]]></title><link>https://blog.youkuaiyun.com/q1594/article/details/170036312</link><guid>https://blog.youkuaiyun.com/q1594/article/details/170036312</guid><author>q1594</author><pubDate>Wed, 04 Nov 2026 11:22:03 +0800</pubDate><description><![CDATA[本文从几何、基向量和复数三种视角推导平面旋转矩阵，均得相同结果：$ R(\theta) = \begin{bmatrix} \cos\theta & -\sin\theta \ \sin\theta & \cos\theta \end{bmatrix} $。验证其正交性（$R^TR=I$）与行列式为1，表明其为保长保向的纯旋转。进一步揭示其与复数乘法的对应关系，并引出CORDIC算法的实现原理：通过$\tan\theta_i = \pm 2^{-i}$将旋转转化为移位加法，实现高效计算。]]></description><category></category></item><item><title><![CDATA[时序分析基础（7）——output delay时序分析]]></title><link>https://blog.youkuaiyun.com/q1594/article/details/138039121</link><guid>https://blog.youkuaiyun.com/q1594/article/details/138039121</guid><author>q1594</author><pubDate>Tue, 02 Sep 2025 09:38:35 +0800</pubDate><description><![CDATA[本文分析了FPGA输出时序约束中的output delay参数，重点讨论了数据与时钟到达下游器件的时序关系。文章通过建立时间裕量公式(3)和(4)，说明如何计算数据实际到达时间与要求到达时间的差值，以保障下游器件能正确采样。同时指出需要考虑PCB走线延时、下游器件建立/保持时间等因素，并在约束时关注数据与时钟在FPGA端口的最大最小时间差。最后提及输出时钟和数据的约束应在generated Clock中进行设置。]]></description><category></category></item><item><title><![CDATA[正点原子学习笔记之汇编LED驱动实验]]></title><link>https://blog.youkuaiyun.com/q1594/article/details/142814522</link><guid>https://blog.youkuaiyun.com/q1594/article/details/142814522</guid><author>q1594</author><pubDate>Thu, 10 Oct 2024 14:22:51 +0800</pubDate><description><![CDATA[为什么要写汇编需要用汇编初始化一些SOC外设使用汇编初始化DDR、I.MX6U不需要设置sp指针，一般指向DDR，设置好C语言运行环境。]]></description><category></category></item><item><title><![CDATA[PG198-jesd204-phy阅读笔记]]></title><link>https://blog.youkuaiyun.com/q1594/article/details/142355798</link><guid>https://blog.youkuaiyun.com/q1594/article/details/142355798</guid><author>q1594</author><pubDate>Thu, 19 Sep 2024 18:19:59 +0800</pubDate><description><![CDATA[逻辑IP JESD204物理核心层实现JESD204B物理接口支持7系列、UltraScale和UltraScale+设备的1至12通道以及单通道线速率在1.0至12.5Gb/s。JESD204C物理接口支持7系列、UltraScale和UltraScale+设备的1至8通道以及单通道线速率在1.0至32Gb/s。有关每台设备支持的具体线速率，请查阅相关手册。JESD204 PHY核心可以配置独立的传输和接收线速率以及JESD204的版本。]]></description><category></category></item><item><title><![CDATA[混频、傅里叶变换以及归一化]]></title><link>https://blog.youkuaiyun.com/q1594/article/details/141787244</link><guid>https://blog.youkuaiyun.com/q1594/article/details/141787244</guid><author>q1594</author><pubDate>Sun, 01 Sep 2024 17:40:57 +0800</pubDate><description><![CDATA[【代码】混频、傅里叶变换以及归一化。]]></description><category></category></item><item><title><![CDATA[Xilinx高速接口文档简介]]></title><link>https://blog.youkuaiyun.com/q1594/article/details/141673882</link><guid>https://blog.youkuaiyun.com/q1594/article/details/141673882</guid><author>q1594</author><pubDate>Sat, 31 Aug 2024 22:03:54 +0800</pubDate><description><![CDATA[Xilinx的高速资源手册比较详细的介绍的介绍有ug482-GTP，ug486-GTX，ug576-GTH。基本结构资源和原语都大致相同。GTP主要在A系列芯片中。GTX主要在K系列芯片中。]]></description><category></category></item><item><title><![CDATA[Xilinx高速接口之GTH]]></title><link>https://blog.youkuaiyun.com/q1594/article/details/141569197</link><guid>https://blog.youkuaiyun.com/q1594/article/details/141569197</guid><author>q1594</author><pubDate>Mon, 26 Aug 2024 17:19:12 +0800</pubDate><description><![CDATA[开坑计划中，主要参考ug576。以及时钟路由和一些其他的。如果不更新就把这篇删了。主要讲解结构以及原语。]]></description><category></category></item><item><title><![CDATA[Xilinx高速接口之GTX]]></title><link>https://blog.youkuaiyun.com/q1594/article/details/141569158</link><guid>https://blog.youkuaiyun.com/q1594/article/details/141569158</guid><author>q1594</author><pubDate>Mon, 26 Aug 2024 17:17:44 +0800</pubDate><description><![CDATA[开坑计划中，主要参考ug475。以及时钟路由和一些其他的。如果不更新就把这篇删了。主要讲解结构以及原语。]]></description><category></category></item><item><title><![CDATA[Xilinx高速接口之GTP]]></title><link>https://blog.youkuaiyun.com/q1594/article/details/141569131</link><guid>https://blog.youkuaiyun.com/q1594/article/details/141569131</guid><author>q1594</author><pubDate>Mon, 26 Aug 2024 17:16:45 +0800</pubDate><description><![CDATA[开坑计划中，主要参考ug482。以及时钟路由和一些其他的。如果不更新就把这篇删了。主要讲解结构以及原语。]]></description><category></category></item><item><title><![CDATA[Xilinx中的时钟资源]]></title><link>https://blog.youkuaiyun.com/q1594/article/details/141569038</link><guid>https://blog.youkuaiyun.com/q1594/article/details/141569038</guid><author>q1594</author><pubDate>Mon, 26 Aug 2024 17:14:02 +0800</pubDate><description><![CDATA[开坑计划中。。。有时间更新估计几个月后开始。]]></description><category></category></item><item><title><![CDATA[C++打印]]></title><link>https://blog.youkuaiyun.com/q1594/article/details/140534278</link><guid>https://blog.youkuaiyun.com/q1594/article/details/140534278</guid><author>q1594</author><pubDate>Thu, 18 Jul 2024 22:02:37 +0800</pubDate><description><![CDATA[【代码】C++打印。]]></description><category></category></item><item><title><![CDATA[ZYNQ裸机PS端UDP]]></title><link>https://blog.youkuaiyun.com/q1594/article/details/140516157</link><guid>https://blog.youkuaiyun.com/q1594/article/details/140516157</guid><author>q1594</author><pubDate>Thu, 18 Jul 2024 10:36:50 +0800</pubDate><description><![CDATA[【代码】ZYNQ裸机PS端UDP。]]></description><category></category></item><item><title><![CDATA[18.双线性插值缩放算法的matlab与FPGA实现（一）]]></title><link>https://blog.youkuaiyun.com/q1594/article/details/138819285</link><guid>https://blog.youkuaiyun.com/q1594/article/details/138819285</guid><author>q1594</author><pubDate>Wed, 15 May 2024 23:48:21 +0800</pubDate><description><![CDATA[图片放大是图像处理中的一个特别基础的操作。几乎在每一个图片相关的项目中，从传统图像处理到i深度学习，都有应用。简单来说，插值指利用已知的点来“猜”未知的点，图像领域插值常用在修改图像尺寸的过程，由下图是双线性插值的效果。最近邻算法不需要计算新图像中矩阵中点的数值，直接找到原图像中对应的点，将数值赋值给新图像矩阵中的点，根据对应关系找到原图像中的对应的坐标，这个坐标可能不是整数；这时候找最近的点进行插值。]]></description><category></category></item><item><title><![CDATA[ZYNQ启动流程分析之BOOT.BIN头]]></title><link>https://blog.youkuaiyun.com/q1594/article/details/138345560</link><guid>https://blog.youkuaiyun.com/q1594/article/details/138345560</guid><author>q1594</author><pubDate>Tue, 30 Apr 2024 15:46:22 +0800</pubDate><description><![CDATA[BOOT.BIN头其实就是BOOT.BIN文件前面的一段头部数据，并且这个头部数据是按照一定的格式组织在一起的，并且该头部数据能够被BootROM代码解析。在boot.bin文件中从地址0-0x8FF可以分为17个部分，每个部分都有一定的含义。注意：BOOT.BIN的数据存储为小端模式。（1）0x000：中断向量表。（2）0x020：固定值0xaa995566。（3）0x024：固定值0x584c4e58，ASCII：XLINX。]]></description><category></category></item><item><title><![CDATA[ZYNQ启动流程分析之BootROM]]></title><link>https://blog.youkuaiyun.com/q1594/article/details/138340558</link><guid>https://blog.youkuaiyun.com/q1594/article/details/138340558</guid><author>q1594</author><pubDate>Tue, 30 Apr 2024 14:39:34 +0800</pubDate><description><![CDATA[参考资料UG585第六章。]]></description><category></category></item><item><title><![CDATA[U-Boot介绍（一）]]></title><link>https://blog.youkuaiyun.com/q1594/article/details/138338391</link><guid>https://blog.youkuaiyun.com/q1594/article/details/138338391</guid><author>q1594</author><pubDate>Tue, 30 Apr 2024 11:34:00 +0800</pubDate><description><![CDATA[U-Boot的作用就是去启动内核，FSBL的作用就是去启动u-boot（在嵌入式linux系统，ZYNQ平台）。]]></description><category></category></item><item><title><![CDATA[时序分析基础（4）——保持时间]]></title><link>https://blog.youkuaiyun.com/q1594/article/details/138038720</link><guid>https://blog.youkuaiyun.com/q1594/article/details/138038720</guid><author>q1594</author><pubDate>Sun, 21 Apr 2024 17:07:10 +0800</pubDate><description><![CDATA[在第一节里面有保持时间的定义，也就是采样沿到达后，数据应该保持的最小时间。]]></description><category></category></item><item><title><![CDATA[时序分析基础（2）——建立时间分析]]></title><link>https://blog.youkuaiyun.com/q1594/article/details/138038692</link><guid>https://blog.youkuaiyun.com/q1594/article/details/138038692</guid><author>q1594</author><pubDate>Sun, 21 Apr 2024 17:06:16 +0800</pubDate><description><![CDATA[在时序分析基础一里面有建立时间时指采样沿与数据开始的时间差。下面我们分析一下在实际情况中的建立时间。]]></description><category></category></item><item><title><![CDATA[时序分析基础（4）——保持时间]]></title><link>https://blog.youkuaiyun.com/q1594/article/details/138038627</link><guid>https://blog.youkuaiyun.com/q1594/article/details/138038627</guid><author>q1594</author><pubDate>Sun, 21 Apr 2024 17:04:13 +0800</pubDate><description><![CDATA[在第一节里面有保持时间的定义，也就是采样沿到达后，数据应该保持的最小时间。]]></description><category></category></item><item><title><![CDATA[时序分析基础（6）——input delay时序分析]]></title><link>https://blog.youkuaiyun.com/q1594/article/details/138038551</link><guid>https://blog.youkuaiyun.com/q1594/article/details/138038551</guid><author>q1594</author><pubDate>Sun, 21 Apr 2024 17:01:52 +0800</pubDate><description><![CDATA[FPGA对于外部的时钟以及数据的延时信息是不知道的，在低速时钟且时钟发射沿在数据正中心的时候，一般可以不做约束来直接使用。但是到了高速时钟或者双沿采样或者发射沿和数据对齐的情况下，这时候就需要告诉VIVADO外部的时钟与数据情况来让VIVADO分析能否满足建立时间与保持时间。INPUT约束仅仅只是告诉VIVADO外部的时钟情况，而内部的布局布线并不会因此改变。]]></description><category></category></item></channel></rss>