Xilinx高速接口之GTP

简介

开坑计划中，主要参考ug482
主要讲解结构以及原语
以及时钟路由和一些其他的
GTP_COMMON还好，需要设置的不多，原语也短，
GTP_CHANNEL需要设置的东西真多，原语也长
还好有官方参考例程以及自动生成的原语例化
对于原语的介绍在官方手册里面将COMMON和CHANNEL一起介绍，根据功能分类，将端口和参数放一起介绍
不然人没了
如果不更新就把这篇删了
基本都是翻译，本来想挑重点讲，但是重点基本都在前两章。我都看的差不多了，现在先更新后面的。
就介

收发器和工具概述

  7系列的FPGA的GTP收发器是一种节能收发器，支持500Mb/s至6.6Gb/s的线速率，且具有可配置性。
  支持PCIE1.1以及2.0
  SRIO、SDI、SATA等一些在线速率范围内的高速接口。
  与S6系列的FPGA相比，7系列的GTP收发器具有：
    2字节的内部数据路径
    每个QUAD具有两个环形震荡器（PLL）
    自适应连续时间均衡器
    RX容限分析，提供非破坏性的二维均衡后眼扫描
  下图是一个7系列FPGA的内部高速收发器结构。可以看到该收发器有两个QUAD。

  下图是每个QUAD内部的高速参考时钟的路由路径。可以看看到本BANK的时钟与相邻BANK的实时钟进入到时钟分
配里面，给GTPE2_COMMON内部的两个PLL提供时钟