串行外设接口简要分享

最新推荐文章于 2025-11-24 16:55:53 发布

原创最新推荐文章于 2025-11-24 16:55:53 发布 · 665 阅读

20 ·

CC 4.0 BY-SA版权

文章标签：

#fpga开发 #SPA #网络协议 #信号处理 #信息与通信 #串行外设接口

编程入门同时被 3 个专栏收录

181 篇文章

订阅专栏

C语言入门

82 篇文章

订阅专栏

代码学习

25 篇文章

订阅专栏

串行外设接口（SPI）作为一种高速同步串行通信协议，自诞生以来便在嵌入式系统、消费电子、工业控制等领域广泛应用。其核心优势在于高速全双工传输、硬件结构简单及主从控制灵活，能满足各类外设与微控制器（MCU）之间的高效数据交互需求。

1. SPI 串行外设接口概述

SPI（Serial Peripheral Interface）即串行外设接口，是由摩托罗拉（Motorola）于 1980 年代初提出的同步串行通信标准，最初用于其微控制器与外围器件的短距离数据传输。经过数十年发展，SPI 已成为无统一协议规范但行业广泛认可的 “事实标准”，不同厂商器件的 SPI 接口虽在细节上有差异，但核心工作原理完全一致。

1.1 定义与核心定位

SPI 是一种主从式同步串行通信协议，通信过程由主机（通常为 MCU、DSP 或 FPGA）主动发起，从机（如传感器、存储芯片、显示模块）被动响应。其核心定位是解决 “短距离、高速率、简单交互” 的外设通信需求，例如 MCU 与 SPI Flash 之间的程序读取、与 OLED 屏的显示数据传输、与陀螺仪的姿态数据采集等。

与异步通信（如 UART）相比，SPI 的 “同步” 特性依赖主机提供的时钟信号（SCLK）实现数据采样与传输的同步，无需在数据帧中嵌入起始位 / 停止位，因此传输效率更高；与 I2C 相比，SPI 不依赖复杂的地址仲裁机制，通过片选引脚（CS）直接选择从机，通信逻辑更简单。

1.2 发展历程

SPI 的发展可分为三个关键阶段，其演进始终围绕 “速率提升”“功能扩展” 与 “场景适配” 展开：

基础阶段（1980s-2000s）：摩托罗拉在 68000 系列 MCU 中首次集成 SPI 控制器，仅支持单主单从、8 位数据传输，时钟速率最高约 10Mbps，核心用于 EEPROM、ADC 等低速外设。
扩展阶段（2000s-2010s）：随着消费电子发展，SPI 开始支持多从机拓扑（通过多 CS 引脚）、16 位 / 32 位数据帧、全双工 / 半双工切换，速率提升至 50-100Mbps，典型应用于 SPI Flash、OLED 显示模块。
高速阶段（2010s 至今）：工业控制与汽车电子对速率需求激增，高速 SPI 协议（如 SPI-4.2、QSPI）应运而生，速率可达 1Gbps 以上，同时引入 “四通道传输”（QSPI）、低功耗模式等特性，适配高速存储、车载雷达等场景。

1.3 核心特性

SPI 的广泛应用源于其独特的技术特性，这些特性决定了它的适用场景与局限性：

同步传输：依赖主机生成的 SCLK 时钟，数据传输与时钟严格同步，无 UART 的波特率偏差问题，传输可靠性高。
全双工通信：通过 MOSI（主发从收）和 MISO（从发主收）两根独立数据线，可同时实现主机到从机、从机到主机的数据传输，效率是半双工接口（如 I2C）的 2 倍。
主从控制：仅主机能发起通信与生成时钟，从机无主动通信能力，避免多设备竞争总线的复杂仲裁逻辑。
灵活的时序配置：支持 4 种工作模式（通过 CPOL/CPHA 参数调整），可适配不同厂商的外设时序要求，兼容性强。
硬件结构简单：最小仅需 4 根线（SCLK、MOSI、MISO、CS），无需额外硬件协议栈，MCU 只需简单的 SPI 控制器即可实现。

2. SPI 硬件架构与引脚功能

SPI 的硬件架构由 “主机模块”“从机模块” 及 “通信线路” 三部分组成，核心是通过固定引脚实现主从设备的信号交互。不同设备的 SPI 引脚名称可能略有差异（如 CS 也称为 SS，SCLK 称为 SCK），但功能完全一致。

2.1 主从设备硬件组成

无论是主机还是从机，SPI 模块的核心硬件结构相似，均包含 “数据移位寄存器”“时钟生成器”“控制逻辑” 与 “引脚接口” 四部分，差异仅在于时钟生成权与通信发起权：

主机模块：具备时钟生成器（可通过寄存器配置 SCLK 频率）、片选控制逻辑（控制 CS 引脚电平选择从机），能主动发起数据传输；
从机模块：无时钟生成器，SCLK 需从主机输入；无片选控制逻辑，仅当 CS 引脚为有效电平时，才响应主机的通信请求。

核心工作逻辑：主从设备的移位寄存器通过 MOSI/MISO 线连接，主机生成 SCLK 时钟，每一个时钟周期推动一位数据从主机移位寄存器通过 MOSI 传入从机移位寄存器，同时从机移位寄存器的数据通过 MISO 传入主机移位寄存器，实现 “同步双向传输”。

2.2 核心引脚定义与功能

SPI 的标准引脚为 4 根，部分简化场景可省略 MISO 或 CS（如单向传输、单从机），但 4 根引脚的配置是实现全双工多从机通信的基础：

引脚名称	英文全称	主机端功能	从机端功能	核心作用
SCLK	Serial Clock	生成同步时钟信号（频率由主机配置）	接收主机的 SCLK 信号，作为数据采样 / 输出的时序基准	同步数据传输，决定传输速率与采样时机
MOSI	Master Out, Slave In	输出数据（主机→从机）	接收数据（主机→从机）	主机向从机发送命令、地址或数据
MISO	Master In, Slave Out	接收数据（从机→主机）	输出数据（从机→主机）	从机向主机返回状态、数据或响应
CS/SS	Chip Select/Slave Select	输出片选信号（低电平 / 高电平有效，可配置）	接收片选信号，仅当有效时响应主机通信	选择当前通信的从机，避免多从机干扰

关键说明：

CS 引脚有效性：绝大多数 SPI 器件的 CS 为低电平有效（即 CS=0 时选中从机），少数为高电平有效，需根据外设手册确认；
MISO 的省略场景：若仅需主机向从机传输数据（如 OLED 显示），可省略 MISO 引脚，仅保留 MOSI；
SCLK 的频率限制：从机的最高支持频率通常低于主机，例如某 SPI Flash 的最高 SCLK 为 100MHz，主机需将时钟频率配置为≤100MHz，否则会导致数据传输错误。

2.3 硬件连接拓扑

SPI 的硬件连接拓扑主要分为 “单主单从”“单主多从” 与 “多主多从” 三种，其中 “单主多从” 是最常见的拓扑结构：

（1）单主单从拓扑

连接方式：主机的 SCLK、MOSI、MISO 分别与从机的 SCLK、MOSI、MISO 直接连接，主机的 CS 引脚与从机的 CS 引脚连接；
适用场景：仅需一个外设与主机通信（如 MCU 与单个 SPI 陀螺仪）；
优势：连接简单，无从机竞争问题，通信稳定性最高。

（2）单主多从拓扑

连接方式：主机的 SCLK、MOSI、MISO 为 “总线式” 连接（所有从机的 SCLK、MOSI、MISO 并联到主机对应引脚），主机需为每个从机分配独立的 CS 引脚；
适用场景：多个外设与主机通信（如 MCU 同时连接 SPI Flash、OLED、ADC）；
关键规则：同一时刻仅能有一个从机的 CS 引脚为有效电平，否则多个从机同时向 MISO 线输出数据，会导致总线冲突。

（3）多主多从拓扑

连接方式：多个主机的 SCLK、MOSI、MISO 并联，每个从机有独立 CS 引脚，需额外增加 “总线仲裁逻辑”（如通过 GPIO 判断总线是否空闲）；
适用场景：极少数需要多个主机控制同一批从机的场景（如双 MCU 冗余系统）；
劣势：需额外设计仲裁机制，避免主机同时占用总线，硬件与软件复杂度高，实际应用中极少使用。

3. SPI 通信原理与时序分析

SPI 的通信过程本质是 “时钟驱动下的移位寄存器数据交换”，其核心是时序控制—— 通过调整时钟极性（CPOL）与时钟相位（CPHA），匹配主从设备的数据采样 / 输出时机，确保数据传输的正确性。这是 SPI 学习的重点与难点，也是实际开发中最易出现问题的环节。

3.1 同步串行通信的核心逻辑

SPI 的 “同步” 体现在 “数据传输与时钟信号严格对齐”：

主机发起通信前，先将目标从机的 CS 引脚拉为有效电平（如低电平），告知从机 “即将开始通信”；
主机生成 SCLK 时钟信号，每一个时钟周期（上升沿或下降沿）触发一次数据传输；
主机通过 MOSI 线逐位输出数据（通常从最高位 MSB 开始），从机在指定时钟沿（如上升沿）采样 MOSI 线上的数据，存入自身移位寄存器；
同时，从机通过 MISO 线逐位输出数据，主机在相同或相反的时钟沿采样 MISO 线上的数据，存入自身移位寄存器；
当预设的数据长度（如 8 位、16 位）传输完成后，主机将 CS 引脚拉为无效电平，通信结束。

关键特点：SPI 的数据传输是 “帧同步” 而非 “字节同步”，即无需像 UART 那样为每个字节添加起始位 / 停止位，仅需通过 CS 引脚的电平变化标识通信的开始与结束，传输效率更高（无额外开销）。

3.2 时钟信号（SCLK）的控制作用

SCLK 是 SPI 通信的 “指挥棒”，其频率与边沿特性直接决定传输速率与数据采样时机：

传输速率：SCLK 的频率即 SPI 的传输速率（忽略 CS 切换等耗时），例如 SCLK 频率为 10MHz 时，传输速率为 10Mbps（每时钟周期传输 1 位数据）；实际应用中，速率需同时满足主机 SPI 控制器的最大频率与从机的最高支持频率，取两者最小值；
时钟边沿：SCLK 的每个周期包含 “上升沿”（低电平→高电平）与 “下降沿”（高电平→低电平），这两个边沿是数据采样与输出的关键时机；不同外设对 “采样边沿” 的要求不同，需通过 CPOL 与 CPHA 参数适配。

3.3 关键时序参数：CPOL 与 CPHA

SPI 的 4 种工作模式由 “时钟极性（CPOL）” 与 “时钟相位（CPHA）” 两个参数组合决定，这两个参数直接定义了 SCLK 的空闲状态与数据采样时机，是主从设备时序匹配的核心：

（1）时钟极性（CPOL）：定义 SCLK 的空闲电平

CPOL（Clock Polarity）即时钟极性，仅需 1 位寄存器配置（0 或 1），决定 SCLK 在 “无通信时（CS 无效）” 的电平状态：

CPOL=0：SCLK 空闲时为低电平；
CPOL=1：SCLK 空闲时为高电平。

（2）时钟相位（CPHA）：定义数据采样的时钟沿

CPHA（Clock Phase）即时钟相位，同样仅需 1 位寄存器配置（0 或 1），决定主从设备在 SCLK 的 “第几个边沿” 采样数据：

CPHA=0：在 SCLK 的 “第一个边沿”（从空闲电平到有效电平的跳变沿）采样数据；
CPHA=1：在 SCLK 的 “第二个边沿”（从有效电平回到空闲电平的跳变沿）采样数据。

（3）4 种工作模式的时序解析

CPOL 与 CPHA 的组合形成 4 种工作模式，其中模式 0（CPOL=0, CPHA=0） 与模式 3（CPOL=1, CPHA=1） 是最常用的两种，绝大多数外设均支持这两种模式。以下结合时序图逻辑（文字描述）解析每种模式的核心差异：

模式	CPOL	CPHA	SCLK 空闲电平	数据采样边沿	数据输出边沿	典型应用场景
0	0	0	低电平	第一个上升沿（低→高）	上升沿前（空闲电平期间）	SPI Flash、OLED、多数传感器
1	0	1	低电平	第一个下降沿（高→低）	上升沿（低→高）	少数 ADC、DAC 器件
2	1	0	高电平	第一个下降沿（高→低）	下降沿前（空闲电平期间）	工业控制中的特殊 PLC 模块
3	1	1	高电平	第一个上升沿（低→高）	下降沿（高→低）	高速 SPI 器件（如 QSPI Flash）

模式 0 时序细节（最常用）：

通信前，SCLK 为低电平（CPOL=0），CS 为高电平（无效）；
主机拉低 CS（有效），告知从机准备通信；
主机在 SCLK 上升沿（低→高）前，将第一位数据输出到 MOSI 线（数据稳定后再采样，避免亚稳态）；
SCLK 上升沿到来时，从机采样 MOSI 线上的数据，主机采样 MISO 线上的数据；
上升沿后，主机更新 MOSI 线上的下一位数据，从机更新 MISO 线上的下一位数据；
重复步骤 3-5，直到所有数据传输完成；
主机拉高 CS（无效），通信结束。

模式 3 时序细节（高速场景常用）：

通信前，SCLK 为高电平（CPOL=1），CS 为高电平（无效）；
主机拉低 CS（有效），同时将 SCLK 拉为低电平（空闲→有效跳变）；
主机在 SCLK 下降沿（高→低）时输出数据到 MOSI 线；
SCLK 上升沿（低→高）到来时，主从机同时采样数据；
后续步骤与模式 0 一致，传输完成后主机拉高 CS 与 SCLK。

关键原则：主机与从机的 CPOL、CPHA 必须完全一致，否则会出现 “采样时机错误”，导致数据传输错乱（如主机在上升沿采样，从机在下降沿输出，采样到的是不稳定的中间电平）。

4. SPI 工作模式与寄存器配置

SPI 的功能实现依赖 “寄存器配置”—— 通过对 MCU 的 SPI 控制器寄存器写入参数，定义通信模式、数据长度、时钟频率、片选方式等。不同厂商的 MCU（如 STM32、ESP32、PIC）SPI 寄存器名称与位定义略有差异，但核心配置项一致。本节以 STM32F103 系列 MCU 为例，解析 SPI 的关键寄存器配置逻辑。

4.1 核心配置项与含义

无论何种 MCU，SPI 的核心配置项均围绕 “通信模式”“数据传输”“时钟控制”“片选管理” 四大维度，需优先配置这些参数确保通信基础逻辑正确：

工作模式（主 / 从）：通过 “主模式选择位（MSTR）” 配置，置 1 为为机，置 0 为从机；
时序模式（CPOL/CPHA）：通过 “时钟极性位（CPOL）” 与 “时钟相位位（CPHA）” 配置，对应 4 种工作模式；
数据长度：通过 “数据帧格式位（DFF）” 配置，支持 8 位（默认）或 16 位数据传输；部分 MCU 支持 32 位（如 STM32H7）；
时钟频率：通过 “波特率预分频位（BR [2:0]）” 配置，频率 = 主机 APB 时钟频率 / 预分频系数（预分频系数通常为 2、4、8、16 等）；
数据传输顺序：通过 “先发送高位位（LSBFIRST）” 配置，置 0 为高位先行（MSB First，默认），置 1 为低位先行（LSB First）；
片选管理方式：通过 “软件从机管理位（SSM）” 配置，置 1 为软件控制 CS（通过 GPIO 手动拉高低），置 0 为硬件控制 CS（由 SPI 控制器自动拉低）；
通信方向：通过 “数据方向位（BIDIMODE/BIDIOE）” 配置，支持全双工（默认）、半双工（仅 MOSI 或 MISO）、单向传输。

4.2 STM32 SPI 寄存器配置实例

STM32F103 的 SPI 控制器包含 4 个核心寄存器：控制寄存器 1（SPI_CR1）、控制寄存器 2（SPI_CR2）、数据寄存器（SPI_DR）、状态寄存器（SPI_SR）。以下为 “主机模式、模式 0、8 位数据、10MHz 速率” 的配置代码（基于标准库），关键配置项已标注：

运行

#include "stm32f10x.h"

// SPI1初始化：主机模式、CPOL=0、CPHA=0、8位数据、10MHz（APB2时钟为72MHz，预分频72/72=1？不，BR[2:0]为011时预分频为8，72/8=9MHz，接近10MHz）
void SPI1_Init(void)
{
    GPIO_InitTypeDef GPIO_InitStructure;
    SPI_InitTypeDef SPI_InitStructure;

    // 1. 使能SPI1与GPIOA时钟（SPI1挂载在APB2总线）
    RCC_APB2PeriphClockCmd(RCC_APB2Periph_SPI1 | RCC_APB2Periph_GPIOA, ENABLE);

    // 2. 配置GPIO引脚：SCLK(PA5)、MOSI(PA7)为复用推挽输出；MISO(PA6)为浮空输入；CS(PA4)为通用推挽输出
    // 配置SCLK(PA5)、MOSI(PA7)
    GPIO_InitStructure.GPIO_Pin = GPIO_Pin_5 | GPIO_Pin_7;
    GPIO_InitStructure.GPIO_Mode = GPIO_Mode_AF_PP;  // 复用推挽输出（SPI控制器控制）
    GPIO_InitStructure.GPIO_Speed = GPIO_Speed_50MHz; // 高速输出
    GPIO_Init(GPIOA, &GPIO_InitStructure);

    // 配置MISO(PA6)
    GPIO_InitStructure.GPIO_Pin = GPIO_Pin_6;
    GPIO_InitStructure.GPIO_Mode = GPIO_Mode_IN_FLOATING; // 浮空输入（从机输出数据）
    GPIO_Init(GPIOA, &GPIO_InitStructure);

    // 配置CS(PA4)（软件控制）
    GPIO_InitStructure.GPIO_Pin = GPIO_Pin_4;
    GPIO_InitStructure.GPIO_Mode = GPIO_Mode_Out_PP; // 通用推挽输出
    GPIO_Init(GPIOA, &GPIO_InitStructure);
    GPIO_SetBits(GPIOA, GPIO_Pin_4); // 初始CS为高电平（无效）

    // 3. 配置SPI1核心参数
    SPI_InitStructure.SPI_Direction = SPI_Direction_2Lines_FullDuplex; // 全双工模式
    SPI_InitStructure.SPI_Mode = SPI_Mode_Master; // 主机模式
    SPI_InitStructure.SPI_DataSize = SPI_DataSize_8b; // 8位数据帧
    SPI_InitStructure.SPI_CPOL = SPI_CPOL_Low; // CPOL=0（空闲低电平）
    SPI_InitStructure.SPI_CPHA = SPI_CPHA_1Edge; // CPHA=0（第一个上升沿采样）
    SPI_InitStructure.SPI_NSS = SPI_NSS_Soft; // 软件控制NSS（CS）
    SPI_InitStructure.SPI_BaudRatePrescaler = SPI_BaudRatePrescaler_8; // 预分频8（72MHz/8=9MHz）
    SPI_InitStructure.SPI_FirstBit = SPI_FirstBit_MSB; // 高位先行
    SPI_InitStructure.SPI_CRCPolynomial = 7; // CRC多项式（默认7，无需修改）
    SPI_Init(SPI1, &SPI_InitStructure);

    // 4. 使能SPI1
    SPI_Cmd(SPI1, ENABLE);
}

// SPI数据发送函数（主机发送1字节，同时接收1字节）
u8 SPI1_SendByte(u8 txData)
{
    // 等待发送缓冲区为空（TXE位为1）
    while (SPI_I2S_GetFlagStatus(SPI1, SPI_I2S_FLAG_TXE) == RESET);
    // 发送数据到SPI数据寄存器
    SPI_I2S_SendData(SPI1, txData);
    // 等待接收缓冲区非空（RXNE位为1）
    while (SPI_I2S_GetFlagStatus(SPI1, SPI_I2S_FLAG_RXNE) == RESET);
    // 返回接收的数据（全双工，发送的同时接收）
    return SPI_I2S_ReceiveData(SPI1);
}

配置逻辑解析：

时钟使能：SPI1 挂载在 APB2 总线，需先使能 APB2 时钟；GPIOA 为 SPI1 的引脚端口，需同时使能；
GPIO 配置：MOSI/SCLK 需配置为 “复用推挽输出”（由 SPI 控制器控制引脚电平），MISO 为 “浮空输入”（避免外部电平干扰），CS 为 “通用推挽输出”（软件手动控制）；
SPI_CR1 配置：核心参数均在 CR1 中配置，需重点关注 MSTR（主模式）、CPOL/CPHA（时序模式）、BR（时钟频率）；
数据传输：SPI 的发送与接收是同步的，每次发送 1 字节的同时会接收 1 字节（即使从机无数据返回，也需读取接收寄存器，否则会导致溢出错误）。

4.3 从机模式配置要点

从机模式的配置与主机类似，但需注意以下差异，避免通信失败：

禁止时钟生成：从机无需配置 BR 位（时钟由主机输入），且 MSTR 位需置 0；
CS 引脚配置：从机的 CS 引脚需配置为 “浮空输入”（接收主机的 CS 信号），且仅当 CS 为有效电平时，从机才会响应 SCLK 与数据；
数据准备时机：从机需在主机发送数据前，将待返回的数据写入 SPI_DR 寄存器，确保主机采样时数据已稳定；
避免总线冲突：从机仅在 CS 有效时，才允许通过 MISO 输出数据；CS 无效时，MISO 需处于高阻态（由 SPI 控制器自动控制）。

5. SPI 数据传输机制与速率优化

SPI 的数据传输机制分为 “全双工”“半双工”“单向传输” 三种，不同机制的适用场景与实现方式不同。同时，传输速率受时钟频率、数据长度、硬件延迟等因素影响，需针对性优化以满足高性能需求。

5.1 全双工传输机制

全双工是 SPI 的默认传输机制，通过 MOSI 与 MISO 两根独立数据线，实现 “主机→从机” 与 “从机→主机” 的数据同时传输，是效率最高的传输方式。

传输过程（以 8 位数据为例）：

主机拉低 CS（选中从机）；
主机将待发送的 8 位数据写入 SPI_DR 寄存器，SPI 控制器自动将数据逐位输出到 MOSI 线；
同时，从机将待返回的 8 位数据写入自身 SPI_DR 寄存器，逐位输出到 MISO 线；
每一个 SCLK 时钟周期，主从机各传输 1 位数据；
8 个时钟周期后，主机从 SPI_DR 寄存器读取接收的数据，从机读取主机发送的数据；
主机拉高 CS，传输结束。

适用场景：需要双向高速数据交互的场景，如 MCU 与高速传感器（陀螺仪、雷达）的通信 ——MCU 发送配置命令的同时，传感器返回实时数据，无需等待命令传输完成再返回数据，提升效率。

5.2 半双工与单向传输机制

当仅需单向数据传输（如 MCU→OLED 显示数据）或双向传输不同步（如 MCU 先发送命令，再接收从机数据）时，可使用半双工或单向传输，减少硬件资源占用（如省略一根数据线）。

（1）半双工传输

实现方式：通过配置 SPI 的 “双向模式位（BIDIMODE）”，使 MOSI 与 MISO 共用一根数据线（通常复用 MOSI），同一时刻仅能实现一个方向的传输；
传输过程：主机先拉低 CS，发送数据（主机→从机）；发送完成后，切换传输方向，接收从机数据（从机→主机）；
适用场景：双向传输但不同步的场景，如 MCU 与 SPI EEPROM 的通信 ——MCU 先发送 “读命令 + 地址”（主机→从机），再接收 EEPROM 返回的数据（从机→主机），无需同时传输。

（2）单向传输

实现方式：仅保留 MOSI（主机→从机）或 MISO（从机→主机）一根数据线，省略另一根；配置 SPI 的 “单向模式位”，仅使能一个方向的传输；
适用场景：纯单向数据传输，如 MCU→OLED 显示（仅需发送显示数据，无需接收）、传感器→MCU（仅需接收数据，无需发送配置）；
优势：减少 GPIO 引脚占用，简化硬件连接。

5.3 传输速率的影响因素与优化策略

SPI 的理论传输速率 = SCLK 频率（每时钟周期传输 1 位数据），但实际速率会受多种因素影响，需针对性优化：

（1）核心影响因素

SCLK 频率上限：主机 SPI 控制器的最大频率（如 STM32F103 SPI1 最大频率为 36MHz）与从机的最高支持频率（如某 SPI Flash 最大为 100MHz），实际频率需取两者最小值；
数据长度：16 位 / 32 位数据帧比 8 位帧减少 “帧切换次数”（如传输 16 字节数据，8 位帧需 16 次传输，16 位帧仅需 8 次），提升效率；
CS 切换延迟：每次通信前需拉低 CS，结束后拉高 CS，若频繁切换 CS（如短数据帧多次传输），会增加延迟；
软件处理延迟：主机发送数据前的寄存器配置、数据缓存，会占用额外时间，尤其在中断或 DMA 模式下影响更小。

（2）速率优化策略

提升 SCLK 频率：在主从设备支持的前提下，尽量提高 SCLK 频率（如将 STM32 SPI1 频率从 9MHz 提升至 36MHz，速率提升 4 倍）；
使用长数据帧：将连续传输的数据打包为 16 位 / 32 位帧，减少传输次数（需从机支持长数据帧）；
减少 CS 切换：连续传输多帧数据时，仅在首次拉低 CS，所有数据传输完成后再拉高 CS，避免频繁切换；
使用 DMA 传输：通过 DMA（直接存储器访问）替代 CPU 手动发送 / 接收数据，减少 CPU 干预，避免软件延迟（如 STM32 SPI DMA 可实现高速数据块传输，CPU 仅需初始化 DMA 即可）；
硬件优化：缩短 SPI 数据线长度（减少信号传输延迟与干扰），使用阻抗匹配（传输线长度超过信号波长 1/10 时，在数据线两端加 50Ω 匹配电阻）。

6. SPI 的优缺点与适用场景

SPI 并非万能接口，其优缺点决定了它的适用边界 —— 在短距离、高速率、简单交互场景中优势显著，但在长距离、多主设备、低引脚占用场景中存在局限性。

6.1 核心优势

高速传输：同步传输无起始位 / 停止位开销，SCLK 频率可高达数百 MHz（如 QSPI 可达 1Gbps），远超 UART（最高约 1Mbps）与 I2C（最高约 10Mbps）；
全双工通信：MOSI 与 MISO 独立，可同时双向传输，效率是半双工接口（如 I2C）的 2 倍；
硬件简单：仅需 4 根引脚，无需额外硬件（如 I2C 的上拉电阻），MCU 集成的 SPI 控制器逻辑简单，易实现；
时序灵活：4 种工作模式适配不同厂商外设，兼容性强；
无仲裁逻辑：主从控制机制避免多设备竞争总线，软件实现简单（无需像 I2C 那样处理地址冲突）。

6.2 固有局限性

引脚占用多：4 根引脚比 I2C（2 根）、UART（2 根）占用更多 GPIO，多从机场景需额外 CS 引脚（如 8 个从机需 8 个 CS 引脚）；
无硬件地址：多从机需通过 CS 引脚选择，无法像 I2C 那样通过地址字节选择从机，硬件连接复杂；
抗干扰差：同步时钟与数据采用单端信号（非差分），传输距离短（通常≤1 米），易受电磁干扰（EMI），不适合长距离通信；
无错误检测：无硬件 CRC 校验（部分 MCU 支持软件 CRC），仅能通过软件协议（如校验和）检测数据错误，可靠性低于 CAN、USB；
主从依赖强：从机无法主动发起通信，需主机轮询读取数据，不适合需要从机主动上报的场景（如传感器异常报警）。

6.3 适用场景与不适用场景

（1）适用场景

短距离高速外设：SPI Flash（程序存储）、OLED/LCD（显示数据）、高速 ADC/DAC（数据采集），传输距离通常在厘米级到米级；
全双工交互：陀螺仪、加速度计（实时返回姿态数据，同时接收配置命令）、工业传感器（实时上传数据，接收控制指令）；
单主多从系统：MCU 同时控制多个外设（如同时连接 SPI Flash、OLED、SD 卡），且从机无需主动通信；
低复杂度需求：无需长距离、多主设备或复杂错误检测的场景，如消费电子（手环、智能家居）、嵌入式玩具。

（2）不适用场景

长距离通信：传输距离超过 1 米（如设备间有线通信），需选择 RS485、CAN 或以太网；
多主设备系统：多个主机需控制同一批从机（如双 MCU 冗余系统），I2C 的地址仲裁机制更适合；
低引脚占用需求：GPIO 资源紧张的场景（如可穿戴设备），I2C 或 UART 的 2 根引脚更节省资源；
从机主动上报：从机需主动向主机发送数据（如传感器超限报警），需选择带中断引脚的 SPI 外设，或改用 UART（从机可通过中断唤醒主机）。

7. SPI 典型应用场景解析

SPI 的应用覆盖消费电子、工业控制、汽车电子等多个领域，不同场景的实现逻辑虽有差异，但核心均围绕 “主从通信时序匹配” 与 “数据交互协议设计”。本节解析 4 类典型应用，展示 SPI 的实际工程用法。

7.1 存储类器件：SPI Flash

SPI Flash 是最常见的 SPI 外设之一，用于存储程序（如 MCU 的 bootloader）或数据（如配置文件、日志），典型型号有 W25Q64（64MBit）、GD25Q128（128MBit）。其通信逻辑是 “命令 + 地址 + 数据” 的交互模式，需严格遵循厂商定义的命令集。

（1）核心命令与交互流程

SPI Flash 的常用命令为 8 位，典型交互流程（以 “页读” 为例）：

主机拉低 CS（选中 Flash）；
主机发送 “页读命令”（0x03）；
主机发送 24 位地址（Flash 的存储地址，如 0x000000）；
主机发送 “空字节”（用于生成 SCLK），同时接收 Flash 返回的数据（每发送 1 字节空数据，接收 1 字节 Flash 数据）；
读取完成后，主机拉高 CS。

（2）关键代码片段（基于 STM32）

运行

// 读取SPI Flash指定地址的数据
void SPI_Flash_Read(u32 addr, u8 *buf, u16 len)
{
    u16 i;
    GPIO_ResetBits(GPIOA, GPIO_Pin_4); // 拉低CS，选中Flash
    SPI1_SendByte(0x03); // 发送页读命令
    SPI1_SendByte((addr >> 16) & 0xFF); // 发送地址高8位
    SPI1_SendByte((addr >> 8) & 0xFF);  // 发送地址中8位
    SPI1_SendByte(addr & 0xFF);         // 发送地址低8位
    for (i = 0; i < len; i++)
    {
        buf[i] = SPI1_SendByte(0xFF); // 发送空字节，接收数据
    }
    GPIO_SetBits(GPIOA, GPIO_Pin_4); // 拉高CS，结束读取
}

（3）注意事项

地址长度：不同容量的 Flash 地址长度不同（如 64MBit 需 24 位地址，1GBit 需 32 位地址），需根据 Flash 容量调整地址发送位数；
时钟频率：Flash 的最高 SCLK 频率通常在 50-100MHz，需确保主机频率不超过上限；
写保护：Flash 通常有写保护引脚（WP），需拉低 WP 才能进行写操作，否则写命令无效。

7.2 显示模块：SPI OLED

SPI OLED（如 0.96 英寸 128×64 OLED）是嵌入式系统中常用的显示设备，通过 SPI 接收 MCU 发送的 “命令” 与 “显示数据”，实现字符、图形显示。其通信分为 “命令传输” 与 “数据传输” 两种模式，通过 DC 引脚（数据 / 命令选择）区分。

（1）硬件连接与模式区分

SPI OLED 除标准 4 根 SPI 引脚外，额外增加 1 根 DC 引脚：

DC=0：当前传输的是命令（如显示初始化、清屏命令）；
DC=1：当前传输的是显示数据（如像素点的亮灭数据）。

（2）初始化与显示流程

硬件初始化：配置 SPI（模式 0、8 位数据、10MHz）、DC 引脚（推挽输出）；
OLED 初始化：发送一系列命令（如设置显示方向、对比度、休眠模式关闭）；
清屏：向所有显示地址发送 “0x00”（熄灭像素）；
显示数据：发送 “页地址命令”，指定显示位置，再发送显示数据。

（3）关键代码片段

运行

// OLED发送命令
void OLED_SendCmd(u8 cmd)
{
    GPIO_ResetBits(GPIOA, GPIO_Pin_4); // CS=0，选中OLED
    GPIO_ResetBits(GPIOA, GPIO_Pin_8); // DC=0，命令模式
    SPI1_SendByte(cmd);                // 发送命令
    GPIO_SetBits(GPIOA, GPIO_Pin_4);   // CS=1，结束
}

// OLED发送数据
void OLED_SendData(u8 data)
{
    GPIO_ResetBits(GPIOA, GPIO_Pin_4); // CS=0，选中OLED
    GPIO_SetBits(GPIOA, GPIO_Pin_8);   // DC=1，数据模式
    SPI1_SendByte(data);               // 发送数据
    GPIO_SetBits(GPIOA, GPIO_Pin_4);   // CS=1，结束
}

// OLED初始化命令（以SSD1306控制器为例）
void OLED_Init(void)
{
    OLED_SendCmd(0xAE); // 关闭显示
    OLED_SendCmd(0x00); // 设置列地址低4位
    OLED_SendCmd(0x10); // 设置列地址高4位
    OLED_SendCmd(0x40); // 设置显示起始行
    OLED_SendCmd(0xB0); // 设置页地址
    OLED_SendCmd(0x81); // 对比度设置
    OLED_SendCmd(0xFF); // 最高对比度
    OLED_SendCmd(0xA1); // 左右反显关闭
    OLED_SendCmd(0xA6); // 正常显示（非反显）
    OLED_SendCmd(0xA8); // 设置驱动路数
    OLED_SendCmd(0x3F); // 64路驱动
    OLED_SendCmd(0xC8); // 上下反显关闭
    OLED_SendCmd(0xD3); // 设置显示偏移
    OLED_SendCmd(0x00); // 无偏移
    OLED_SendCmd(0xD5); // 设置时钟分频
    OLED_SendCmd(0x80); // 默认分频
    OLED_SendCmd(0xD9); // 设置预充电周期
    OLED_SendCmd(0xF1); // 预充电周期
    OLED_SendCmd(0xDA); // 设置COM引脚配置
    OLED_SendCmd(0x12); // COM引脚配置
    OLED_SendCmd(0xDB); // 设置VCOMH电压
    OLED_SendCmd(0x40); // VCOMH电压
    OLED_SendCmd(0xAF); // 开启显示
}

7.3 传感器：SPI 陀螺仪（MPU6050）

MPU6050 是集成陀螺仪与加速度计的 6 轴传感器，支持 I2C 与 SPI 两种通信方式（通过引脚配置选择）。SPI 模式下，MCU 通过发送 “寄存器地址” 读取传感器的姿态数据，需注意 SPI 模式下的寄存器地址格式与 I2C 不同。

（1）核心寄存器与数据格式

MPU6050 的姿态数据存储在 “加速度计 X 轴高位寄存器（0x3B）” 到 “陀螺仪 Z 轴低位寄存器（0x48）”，共 14 个寄存器，每个轴的数据为 16 位（高位在前，低位在后）。

（2）数据读取流程

传感器初始化：发送 “电源管理寄存器（0x6B）” 命令，唤醒传感器，选择 SPI 模式；
读取数据：发送 “读寄存器命令 + 寄存器地址”，连续读取 14 个寄存器的数据；
数据转换：将 16 位原始数据转换为实际物理量（如加速度单位为 g，陀螺仪单位为 °/s）。

（3）关键代码片段

运行

// 读取MPU6050指定寄存器数据
void MPU6050_ReadData(u8 regAddr, u8 *buf, u8 len)
{
    u8 i;
    GPIO_ResetBits(GPIOA, GPIO_Pin_4); // CS=0，选中MPU6050
    SPI1_SendByte(regAddr | 0x80);     // 读命令（最高位为1表示读）
    for (i = 0; i < len; i++)
    {
        buf[i] = SPI1_SendByte(0xFF); // 接收数据
    }
    GPIO_SetBits(GPIOA, GPIO_Pin_4); // CS=1，结束
}

// 初始化MPU6050
void MPU6050_Init(void)
{
    GPIO_ResetBits(GPIOA, GPIO_Pin_4); // CS=0
    SPI1_SendByte(0x6B);               // 电源管理寄存器地址
    SPI1_SendByte(0x00);               // 唤醒传感器（默认值）
    GPIO_SetBits(GPIOA, GPIO_Pin_4);   // CS=1
}

// 读取6轴数据（acc:加速度，gyro:陀螺仪）
void MPU6050_Read6Axis(short *acc, short *gyro)
{
    u8 buf[14];
    MPU6050_ReadData(0x3B, buf, 14);
    // 加速度数据转换（16位：高位<<8 | 低位）
    acc[0] = (buf[0] << 8) | buf[1]; // X轴
    acc[1] = (buf[2] << 8) | buf[3]; // Y轴
    acc[2] = (buf[4] << 8) | buf[5]; // Z轴
    // 陀螺仪数据转换
    gyro[0] = (buf[8] << 8) | buf[9]; // X轴
    gyro[1] = (buf[10] << 8) | buf[11]; // Y轴
    gyro[2] = (buf[12] << 8) | buf[13]; // Z轴
}

8. SPI 进阶技术与接口对比

随着应用需求的发展，SPI 衍生出 “菊花链”“QSPI” 等进阶技术，同时与 I2C、UART 等常见接口的差异也愈发明显。理解这些进阶技术与接口差异，能帮助工程师在项目中选择最合适的通信方案。

8.1 SPI 菊花链拓扑（Daisy Chain）

传统单主多从拓扑需为每个从机分配独立 CS 引脚，当从机数量较多时（如 10 个），会占用大量 GPIO。SPI 菊花链拓扑通过 “串联从机” 的方式，仅需 1 个 CS 引脚即可实现多从机通信，大幅减少 GPIO 占用。

（1）连接方式

主机的 MOSI 连接第一个从机的 MOSI；
第一个从机的 MISO 连接第二个从机的 MOSI；
第二个从机的 MISO 连接第三个从机的 MOSI；
最后一个从机的 MISO 连接主机的 MISO；
所有从机的 SCLK 与 CS 引脚并联到主机的 SCLK 与 CS 引脚。

（2）通信原理

菊花链的核心是 “数据移位”—— 主机发送的数据先传入第一个从机，第一个从机将自身数据与主机数据拼接后传入第二个从机，以此类推，最后一个从机的 MISO 将所有从机的数据返回主机。例如，3 个从机的通信过程：

主机拉低 CS，发送 1 字节数据（目标第一个从机）；
第一个从机接收主机数据，同时将自身待返回的数据输出到 MISO，传入第二个从机；
第二个从机接收第一个从机的数据，输出自身数据到第三个从机；
第三个从机接收第二个从机的数据，输出自身数据到主机 MISO；
主机接收第三个从机的数据，完成一次传输；
若需向第二个从机发送数据，主机需发送 2 字节数据（第一字节给第一个从机，第二字节给第二个从机），依次类推。

（3）优缺点

优势：仅需 1 个 CS 引脚，支持大量从机；硬件连接简单；
劣势：传输延迟随从机数量增加而增大（每个从机增加 1 个时钟周期延迟）；数据需按从机顺序传输，灵活性低；仅支持同步传输，不支持独立与某一个从机通信。

8.2 四通道 SPI（QSPI）

QSPI（Quad SPI）是 SPI 的高速扩展版本，通过增加 “Q0-Q3” 四根数据线（替代传统 MOSI/MISO），实现 “4 位并行传输”，速率是传统 SPI 的 4 倍。QSPI 主要用于高速存储器件（如 QSPI Flash），满足高性能 MCU 的程序加载与数据存储需求。

（1）核心特性

四通道传输：通过 Q0-Q3 四根数据线，每时钟周期传输 4 位数据，理论速率 = 4×SCLK 频率（如 SCLK=100MHz，速率 = 400Mbps）；
兼容传统 SPI：可切换为传统 SPI 模式，兼容普通 SPI 器件；
指令模式灵活：支持 “单指令”“双指令”“四指令” 模式，可根据数据长度选择最优传输方式；
地址自动递增：支持地址自动递增，连续读取数据无需重复发送地址。

（2）应用场景

高性能 MCU 的程序存储（如 STM32H7 的 QSPI Flash 用于存储大容量程序）；
高速数据采集系统的缓存（如工业相机的图像数据缓存）；
车载电子的高速数据存储（如车载雷达的实时数据存储）。

8.3 SPI 与 I2C、UART 的关键差异对比

SPI、I2C、UART 是嵌入式系统中最常用的三种串行通信接口，其差异主要体现在 “引脚数”“速率”“拓扑”“功能” 等维度，选择时需结合场景需求：

对比维度	SPI	I2C	UART
引脚数	4 根（SCLK、MOSI、MISO、CS）	2 根（SDA、SCL）	2 根（TX、RX）
通信方式	同步（需 SCLK）	同步（需 SCL）	异步（无需时钟）
传输速率	高速（最高数百 Mbps，QSPI 达 Gbps）	中速（最高 10Mbps，高速模式）	低速（最高约 1Mbps）
拓扑结构	单主多从（需多 CS）/ 菊花链	多主多从（地址仲裁）	点对点（需额外电路支持多设备）
地址机制	无硬件地址（CS 选择）	7 位 / 10 位硬件地址	无地址（点对点）
通信方向	全双工 / 半双工 / 单向	半双工（SDA 共用）	全双工（TX/RX 独立）
抗干扰	差（单端信号，短距离）	中（单端信号，上拉电阻）	差（单端信号，长距离需 RS232/485）
错误检测	无硬件检测（需软件校验）	硬件 ACK（无 CRC）	硬件校验（奇偶校验，无 ACK）
适用场景	短距离高速外设（Flash、OLED）	中速多从机（传感器、EEPROM）	长距离低速通信（PC 与 MCU）

9. SPI 抗干扰设计与常见问题排查

SPI 的单端信号特性使其抗干扰能力较弱，实际工程中易出现 “数据传输错误”“通信超时” 等问题。本节从硬件与软件两方面提供抗干扰设计方案，并总结常见问题的排查流程。

9.1 硬件层面抗干扰措施

硬件是 SPI 通信稳定的基础，不合理的硬件设计会导致根本性的通信失败，需重点关注以下几点：

（1）缩短数据线长度

SPI 数据线（SCLK、MOSI、MISO、CS）的长度应尽量缩短，建议≤1 米。过长的数据线会导致：

信号传输延迟增大，时序错位（尤其高速 SCLK 下）；
信号衰减与反射，导致数据采样错误；
易受外部电磁干扰（EMI）。

若需延长传输距离（如 1-10 米），可采用以下方案：

使用屏蔽线（外层接地），减少 EMI 干扰；
降低 SCLK 频率（如从 36MHz 降至 1MHz），增加信号稳定性；
采用差分信号转换芯片（如 SPI 转 RS485），提升抗干扰能力。

（2）阻抗匹配

当数据线长度超过信号波长的 1/10 时（波长 = 光速 / 信号频率，如 SCLK=100MHz 时，波长 = 3 米，1/10=0.3 米），需在数据线两端（主机与从机）增加匹配电阻，避免信号反射。

匹配电阻的阻值应等于数据线的特性阻抗（通常为 50Ω 或 75Ω），连接方式为：

在主机的 MOSI、MISO、SCLK 引脚与数据线之间串联 50Ω 电阻；
在从机的 MOSI、MISO、SCLK 引脚与数据线之间并联 50Ω 电阻（或串联）。

（3）电源与接地优化

电源滤波：在从机的电源引脚（如 VCC）与地之间并联 0.1μF 陶瓷电容与 10μF 电解电容，滤除电源噪声；
单点接地：SPI 主从设备的地应连接到同一接地点（避免地环路），减少地电位差导致的信号干扰；
隔离设计：若主从设备供电不同（如主机 5V，从机 3.3V），需使用电平转换芯片（如 74HC4050），避免电压不匹配导致的损坏与干扰。

9.2 软件层面稳定性优化

软件优化可进一步提升 SPI 通信的稳定性，减少偶发错误：

（1）时序匹配验证

通信前需严格核对主从设备的时序参数（CPOL、CPHA、数据长度、传输顺序），确保完全一致。若从机手册未明确时序，可尝试 4 种模式逐一测试，选择通信成功的模式。

（2）错误检测与重传

超时检测：在发送 / 接收数据时，添加超时判断（如等待 TXE/RXNE 标志的时间不超过 1ms），避免程序死等；
CRC 校验：在数据帧末尾添加 CRC 校验字节（如 8 位 CRC），接收端计算 CRC 并与发送端对比，不一致则请求重传；
重传机制：若检测到数据错误（如 CRC 不匹配、接收数据异常），自动重传数据（建议重传次数≤3 次，避免无限循环）。

（3）CS 引脚控制优化

避免 CS 抖动：拉低 / 拉高 CS 后，添加短暂延时（如 1μs），确保电平稳定后再开始传输；
禁止 CS 频繁切换：连续传输多帧数据时，仅在首次拉低 CS，所有数据传输完成后再拉高 CS，减少切换延迟与干扰；
软件防抖：若 CS 引脚为硬件控制（如 SPI 控制器自动拉低），需确保控制器配置正确，避免 CS 电平异常抖动。

9.3 常见通信问题与排查流程

SPI 通信中最常见的问题包括 “数据传输错误”“通信超时”“从机无响应”，其排查需遵循 “硬件优先，软件其次” 的原则，逐步定位问题：

（1）数据传输错误（接收数据与发送数据不一致）

排查时序匹配：核对主从设备的 CPOL、CPHA 是否一致；使用示波器观察 SCLK 与 MOSI/MISO 的波形，确认采样时机是否正确；
检查 SCLK 频率：降低 SCLK 频率（如从 36MHz 降至 9MHz），测试是否仍错误（高频易导致信号不稳定）；
硬件连接：检查 MOSI/MISO 引脚是否接反（最常见错误）；用万用表测量引脚是否虚焊、短路；
数据长度与顺序：核对主从设备的数据长度（8 位 / 16 位）与传输顺序（MSB/LSB）是否一致。

（2）通信超时（等待 TXE/RXNE 标志超时）

CS 引脚状态：检查 CS 引脚是否为有效电平（如低电平），若 CS 无效，从机不响应，主机无法接收数据；
从机初始化：确认从机已正确初始化（如 SPI Flash 已唤醒、传感器已上电），未初始化的从机不会返回数据；
硬件故障：检查从机是否上电正常（VCC 电压是否符合要求）；更换从机测试，排除从机硬件损坏；
软件逻辑：检查是否在发送数据前使能 SPI 控制器；是否存在中断抢占导致的 SPI 寄存器访问异常。

（3）从机无响应（主机发送命令后无数据返回）

CS 引脚控制：检查 CS 引脚是否正确连接到从机的 CS 引脚；软件是否正确拉低 CS（如 GPIO 输出方向是否配置为输出）；
命令格式：核对从机的命令格式（如 SPI Flash 的读命令是否为 0x03，而非 0x00）；命令与地址的发送顺序是否正确（如先命令后地址）；
从机模式配置：确认从机已配置为 SPI 从机模式（而非 I2C 模式）；从机的 SPI 引脚是否正确配置（如 MISO 是否为输出模式）；
总线冲突：检查是否有多个主机同时占用 SPI 总线（多主多从拓扑）；是否有其他设备占用 MISO 线，导致从机数据无法返回。

10. SPI 未来发展趋势

随着嵌入式系统向 “高速化”“低功耗”“智能化” 发展，SPI 也在不断演进，以适应新的应用场景需求。未来 SPI 的发展将围绕 “速率提升”“低功耗优化”“场景定制化” 三个核心方向展开。

10.1 高速化：突破速率瓶颈

传统 SPI 的速率受限于 “单通道传输” 与 “时钟频率上限”，未来将通过以下技术突破速率瓶颈：

多通道扩展：在 QSPI（4 通道）基础上，发展 “8 通道 SPI”，每时钟周期传输 8 位数据，速率可达 2Gbps 以上，满足车载雷达、工业相机等高速数据传输需求；
时钟频率提升：采用更先进的芯片工艺（如 7nm、5nm），提升 SPI 控制器的最大时钟频率（从当前 36MHz 提升至 200MHz 以上）；
差分信号传输：引入差分信号（如 LVDS）替代传统单端信号，提升抗干扰能力的同时，支持更高频率（如 500MHz），传输距离可延长至 10 米以上。