<?xml version="1.0" encoding="utf-8" ?><rss version="2.0"><channel><title><![CDATA[SmartCar的博客]]></title><description><![CDATA[]]></description><link>https://blog.youkuaiyun.com/persistlzy</link><language>zh-cn</language><generator>https://blog.youkuaiyun.com/</generator><copyright><![CDATA[Copyright &copy; persistlzy]]></copyright><item><title><![CDATA[Qsys设计教程]]></title><link>https://blog.youkuaiyun.com/persistlzy/article/details/116454744</link><guid>https://blog.youkuaiyun.com/persistlzy/article/details/116454744</guid><author>persistlzy</author><pubDate>Thu, 06 May 2021 15:19:16 +0800</pubDate><description><![CDATA[Altera SOPC嵌入式系统设计教程
第1章 概述
SOPC(System On Programmable Chip，可编程的片上系统）是Altera公司提出来的一种灵活、高效的SOC解决方案。它将处理器、存储器、I/O口、LVDS、CDR等系统设计需要的功能模块集成到一个可编程器件上，构成一个可编程的片上系统。
1.1 SOPC及其技术
现今，可将SOPC视为是基于FPGA解决方案的SOC。与ASIC的SOC解决方案相比，SOPC系统及其开发技术具有更多的特色，也有多种途径可构成SOPC方案。
1.1]]></description><category></category></item><item><title><![CDATA[DDS原理及实现]]></title><link>https://blog.youkuaiyun.com/persistlzy/article/details/115218899</link><guid>https://blog.youkuaiyun.com/persistlzy/article/details/115218899</guid><author>persistlzy</author><pubDate>Thu, 25 Mar 2021 21:17:42 +0800</pubDate><description><![CDATA[一、DDS的系统结构

DDS是直接数字式频率合成器（Direct Digital Synthesizer），系统结构可分为如下几个部分，其中相位控制字可调整输出正弦波的相位，频率控制字可以调整输出正弦波的频率。DAC把FPGA输出的数字量转换成模拟信号，因为信号中有大量高频信号，再加一级的低通滤波器可以使信号变得更加平滑。



...]]></description><category></category></item><item><title><![CDATA[多相滤波器]]></title><link>https://blog.youkuaiyun.com/persistlzy/article/details/114402027</link><guid>https://blog.youkuaiyun.com/persistlzy/article/details/114402027</guid><author>persistlzy</author><pubDate>Fri, 19 Mar 2021 17:05:27 +0800</pubDate><description><![CDATA[前导知识：数字正交下变频

数字正交下变频系统的任务便是去除接收信号中的中频载波，无损的提取出信号的同相部分和正交部分。数字正交下变频包括三种方式，分别为低通滤波法，插值法和多相滤波法。本文主要介绍低通滤波法，原理图如下所示。



图1.2 数字正交下变频


如图1.2所示，相干检波的同相和正交输出分别为



两条支路相干检波的结果再进行低通滤波就可以得到信号的同相部分和正交部分结果。从而可以进一步组合成复数解析信号，进行后续的进一步处理。
I∧(t)=12I(t)
I∧(t)=12I(t)

Q..]]></description><category></category></item><item><title><![CDATA[信号复数及希尔伯特变换的理解]]></title><link>https://blog.youkuaiyun.com/persistlzy/article/details/114921612</link><guid>https://blog.youkuaiyun.com/persistlzy/article/details/114921612</guid><author>persistlzy</author><pubDate>Wed, 17 Mar 2021 16:22:35 +0800</pubDate><description><![CDATA[一般的硬件电路都不支持复数运算，一般的方法是把实部，虚部分别方在不同的存储区域，运算的时候分别按照实虚部运算！对此，复数只是再学习过程中的一个概念，我们可以在做理论（比如在纸上推导公式）的时候使用，到了实际的应用（在硬件电路里编程实现我们前面推导的理论）必须把一个复数换成两个实数，分别按照实数的运算法则运算，只是要时刻记住哪个结果是实部，哪个是虚部。现实中存在的信号都是实信号，但是为了在信号处理中分析方便，就会将信号变为相应的复信号，有利于提取信号的幅值与瞬时频率。

信号引入复数是幅值和相位的表示，当计算]]></description><category></category></item><item><title><![CDATA[带通采样定理]]></title><link>https://blog.youkuaiyun.com/persistlzy/article/details/114917212</link><guid>https://blog.youkuaiyun.com/persistlzy/article/details/114917212</guid><author>persistlzy</author><pubDate>Wed, 17 Mar 2021 10:13:40 +0800</pubDate><description><![CDATA[为什么要用带通采样定理呢？按理说，奈奎斯特采样定理不是通吃一切吗？话虽如此，奈奎斯特说，只要采样率不小于信号最高频率的2倍，采样后的信号就能能够准确恢复。

可事实上，有很多行不通的地方，并不是说理论行不通，而是器件做不到，对于频带信号（带通信号）而言，例如天线发出的信号以及接收的信号，可以说都是频带信号，因为频带信号便于传输，这些信号的频率随着时代的进步，也越来越大，电磁信号向着GHz甚至数十GHz发展，如果再用奈奎斯特采样定理采样，如此之高的采样率ADC恐怕难以做到吧。

下面的手稿是带通采样最简单的叙]]></description><category></category></item><item><title><![CDATA[三角函数计算，Cordic 算法入门]]></title><link>https://blog.youkuaiyun.com/persistlzy/article/details/113317050</link><guid>https://blog.youkuaiyun.com/persistlzy/article/details/113317050</guid><author>persistlzy</author><pubDate>Thu, 28 Jan 2021 11:29:31 +0800</pubDate><description><![CDATA[三角函数的计算是个复杂的主题，有计算机之前，人们通常通过查找三角函数表来计算任意角度的三角函数的值。这种表格在人们刚刚产生三角函数的概念的时候就已经有了，它们通常是通过从已知值（比如sin(π/2)=1）开始并重复应用半角和和差公式而生成。



现在有了计算机，三角函数表便推出了历史的舞台。但是像我这样的喜欢刨根问底的人，不禁要问计算机又是如何计算三角函数值的呢。最容易想到的办法就是利用级数展开，比如泰勒级数来逼近三角函数，只要项数取得足够多就能以任意的精度来逼近函数值。除了泰勒级数逼近之外，还有其他许.]]></description><category></category></item><item><title><![CDATA[CORDIC算法详解（一）- CORDIC 算法之圆周系统之旋转模式（ Rotation Mode )]]></title><link>https://blog.youkuaiyun.com/persistlzy/article/details/113243473</link><guid>https://blog.youkuaiyun.com/persistlzy/article/details/113243473</guid><author>persistlzy</author><pubDate>Wed, 27 Jan 2021 11:00:02 +0800</pubDate><description><![CDATA[文章目录


CORDIC算法详解（一）- CORDIC 算法之圆周系统之旋转模式（ Rotation Mode )
	1 CORDIC 算法之圆周系统及其数学应用
	1.1 圆周系统之旋转模式（ Rotation Mode )
	1.2 思考
	1.3 CORDIC算法应用
	1.3.1 目标旋转角度的正、 余弦函数值
	1.3.1 极坐标系向直角坐标系的转换
	1.4 举例
	CORDIC 算法之圆周系统及其数学应用结束


  网上有很多类似的介绍，但是本文会结合实例进行介绍，尽量以最简单的语言进行解]]></description><category></category></item><item><title><![CDATA[Filter Designer的工具箱使用]]></title><link>https://blog.youkuaiyun.com/persistlzy/article/details/112918472</link><guid>https://blog.youkuaiyun.com/persistlzy/article/details/112918472</guid><author>persistlzy</author><pubDate>Thu, 21 Jan 2021 11:20:11 +0800</pubDate><description><![CDATA[1、启动fdatool工具箱
在命令行窗口输入fdatool命令
或者在APP任务栏找到信号处理与通信分栏下的Filter Designer，点击打开
2、参数设置


Wstop = 滤波前幅值/滤波后幅值
3、导出

将滤波系数导出到工作区，参数名为Num
Target将滤波器设计导出为c、hdl、coe等文件

...]]></description><category></category></item><item><title><![CDATA[Python的OpenCV霍夫变换圆形检测]]></title><link>https://blog.youkuaiyun.com/persistlzy/article/details/112344223</link><guid>https://blog.youkuaiyun.com/persistlzy/article/details/112344223</guid><author>persistlzy</author><pubDate>Fri, 08 Jan 2021 08:49:43 +0800</pubDate><description><![CDATA[circles = cv2.HoughCircles(image, method, dp, minDist[, circles[, param1[, param2[, minRadius[, maxRadius]]]]])
参数说明:
输出：
circles- 找到的圆的输出向量。每个向量被编码为3元素的浮点向量 （x，y，半径）。
传递参数：
image- 8位，单通道，灰度输入图像。
circle_storage - 在C函数中，这是一个将包含找到的圆的输出序列的内存存储。
method- 使用检测方法]]></description><category></category></item><item><title><![CDATA[MathType]]></title><link>https://blog.youkuaiyun.com/persistlzy/article/details/108755154</link><guid>https://blog.youkuaiyun.com/persistlzy/article/details/108755154</guid><author>persistlzy</author><pubDate>Wed, 23 Sep 2020 21:27:26 +0800</pubDate><description><![CDATA[环境：office2016

     mathtype6.9

     win10

试过网上的方法都不成功，该问题网上的解决方法是：

 （1）复制mathtype下两个文件到office

 （2）不成功的话把（1）中32位的文件也复制过去

但其实这是官网给出的让word中出现mathtype栏的办法，无法解决我们的问题



成功解决方案：

卸载mathtype，重新将其安装在默认路径，也就是C盘那个，不要自己乱改路径了！！！
...]]></description><category></category></item><item><title><![CDATA[FIR滤波器设计（包括Verilog HDL设计以及MATLAB设计）]]></title><link>https://blog.youkuaiyun.com/persistlzy/article/details/108551717</link><guid>https://blog.youkuaiyun.com/persistlzy/article/details/108551717</guid><author>persistlzy</author><pubDate>Sat, 12 Sep 2020 16:44:50 +0800</pubDate><description><![CDATA[FIR滤波器设计
滤波器原理：滤波器就是对特定的频率或者特定频率以外的频率进行消除的电路，被广泛用于通信系统和信号处理系统中。从功能角度，数字滤波器对输入离散信号的数字代码进行运算处理，以达到滤除频带外信号的目的。
有限冲激响应（FIR）滤波器就是一种常用的数字滤波器，采用对已输入样值的加权和来形成它的输出。其系统函数为：
其中表示延时...]]></description><category></category></item><item><title><![CDATA[CMT介绍]]></title><link>https://blog.youkuaiyun.com/persistlzy/article/details/108510600</link><guid>https://blog.youkuaiyun.com/persistlzy/article/details/108510600</guid><author>persistlzy</author><pubDate>Thu, 10 Sep 2020 11:25:03 +0800</pubDate><description><![CDATA[CMT模块简介

1.在7系列FPGA里，每一个时钟区域对应一个CMT（clock management tile），CMT由1个MMCM（mixed-mode
clock manager）和1个PLL（phase-locked loop）组成，如图1所示为其输入/输出连接图。





图1：CMT输入/输出连接图



MMCM、PLL的功能可以总结为3点：
（1）频率综合：将外部输入的固定频率时钟调理成多路可调节频率的时钟。
（2）去抖动（百度时钟抖动的含义，这里不具体介绍）。
（3）去偏斜（百度..]]></description><category></category></item><item><title><![CDATA[DDR]]></title><link>https://blog.youkuaiyun.com/persistlzy/article/details/108502975</link><guid>https://blog.youkuaiyun.com/persistlzy/article/details/108502975</guid><author>persistlzy</author><pubDate>Thu, 10 Sep 2020 08:42:23 +0800</pubDate><description><![CDATA[DDR有三种频率：

核心频率：内部电容刷新频率，是内存的真是运行频率；

时钟频率：I/O Buffer输入输出缓冲的传输频率

等效频率：数据传输频率

预取频率：

预取1bit：时钟频率等于核心频率，只在上升沿/下降沿输出数据

预取2bit：时钟频率等于核心频率，双沿输出数据

预取4bit：时钟频率等于2倍核心频率，双沿输出数据

预取8bit：时钟频率等于4倍核心频率，双沿输出数据

单位：

MT/s：指每秒传输多少个数据（Mega-transfer per second）；

MB/s：是]]></description><category></category></item><item><title><![CDATA[OSI模型]]></title><link>https://blog.youkuaiyun.com/persistlzy/article/details/108493565</link><guid>https://blog.youkuaiyun.com/persistlzy/article/details/108493565</guid><author>persistlzy</author><pubDate>Wed, 09 Sep 2020 17:11:32 +0800</pubDate><description><![CDATA[OSI（Open System Interconnect），即开放式系统互连。 一般都叫OSI参考模型，是ISO组织在1985年研究的网络互连模型。该体系结构标准定义了网络互连的七层框架（物理层、数据链路层、网络层、传输层、会话层、表示层和应用层），即OSI开放系统互连参考模型。



每一层的数据格式：










...]]></description><category></category></item><item><title><![CDATA[2021华为笔试]]></title><link>https://blog.youkuaiyun.com/persistlzy/article/details/108469329</link><guid>https://blog.youkuaiyun.com/persistlzy/article/details/108469329</guid><author>persistlzy</author><pubDate>Tue, 08 Sep 2020 21:47:14 +0800</pubDate><description><![CDATA[D

A

D

B

B

B

B

D
中断向量地址：即存储中断向量的存储单元地址，中断服务例行程序入口地址的地址。
中断向量：是指中断服务程序的入口地址

C
提高共模抑制比，抑制零点漂移

D

C
感觉复数的乘法应该是实数和复数分开计算，共要计算四次乘法

B

看不懂，乱码？？？

B

C

B

B

C
使晶体管工作在放大状态下的外部条件是：发射结正向偏置且集电结反向偏置

C

B

D
PAL（Programmable Array Logic）可编程阵列逻辑，一次性可编程逻辑器件，.]]></description><category></category></item><item><title><![CDATA[2021大华笔试]]></title><link>https://blog.youkuaiyun.com/persistlzy/article/details/108397549</link><guid>https://blog.youkuaiyun.com/persistlzy/article/details/108397549</guid><author>persistlzy</author><pubDate>Fri, 04 Sep 2020 11:12:19 +0800</pubDate><description><![CDATA[笔试没有监控，让我误以为是测评。。。

1、关于Verilog说法错误的是 B

always模块内部被赋值的信号必须是reg

generate描述的语句不可以被综合

reg型定义的信号不一定都被综合成触发器

当对不同时钟域之间设置false path，工具忽略对该时钟之间的路径进行分析

2、关于综合描述错误的是 D

综合就是把抽象设计中的一种表示转换成另一种表示的过程

综合就是将电路的高级语言转换成低级的，可与FPGA/CPLD相映射的功能网表文件

为实现系统的速度、面积、性能的要求，需要对]]></description><category></category></item><item><title><![CDATA[FIFO深度计算]]></title><link>https://blog.youkuaiyun.com/persistlzy/article/details/108393561</link><guid>https://blog.youkuaiyun.com/persistlzy/article/details/108393561</guid><author>persistlzy</author><pubDate>Thu, 03 Sep 2020 21:26:49 +0800</pubDate><description><![CDATA[FIFO深度计算


数字IC设计中我们经常会遇到这种场景，工作在不同时钟域的两个模块，它们之间需要进行数据传递，为了避免数据丢失，我们会使用到FIFO。当读数据的速率小于写数据的速率时，我们就不得不将那些还没有被读走的数据缓存下来，那么我们需要开多大的空间去缓存这些数据呢？缓存开大了会浪费资源，开小了会丢失数据，如何去计算最小FIFO深度是我们讨论的重点。


数据突发长度(burst length)

在讲解如何去计算FIFO深度之前，我们来理解一个术语burst length，如果你已经了解了可以跳过]]></description><category></category></item><item><title><![CDATA[验证、仿真]]></title><link>https://blog.youkuaiyun.com/persistlzy/article/details/108377788</link><guid>https://blog.youkuaiyun.com/persistlzy/article/details/108377788</guid><author>persistlzy</author><pubDate>Thu, 03 Sep 2020 11:24:20 +0800</pubDate><description><![CDATA[验证的重要性


验证，顾名思义就是通过仿真、时序分析、上板调试等手段检验设计正确性的过程，在FPGA/IC开发流程中，验证主要包括功能验证和时序验证两个部分。为了了解验证的重要性，我们先来回顾一下FPGA开发的整个流程。FPGA开发流程和IC的开发流程相似，主要分为以下几个部分：

设计输入，利用HDL输入工具、原理图输入工具或状态机输入工具等把所要设计的电路描述出来；
	功能验证，也就是前仿真，利用Modelsim、VCS等仿真工具对设计进行仿真，检验设计的功能是否正确；常用的仿真工具有Mo...]]></description><category></category></item><item><title><![CDATA[阻塞语句与非阻塞语句]]></title><link>https://blog.youkuaiyun.com/persistlzy/article/details/108362389</link><guid>https://blog.youkuaiyun.com/persistlzy/article/details/108362389</guid><author>persistlzy</author><pubDate>Wed, 02 Sep 2020 15:54:21 +0800</pubDate><description><![CDATA[参考：夏宇闻老师的《Verilog经典教程》
]]></description><category></category></item><item><title><![CDATA[某年华为IC笔试]]></title><link>https://blog.youkuaiyun.com/persistlzy/article/details/108357244</link><guid>https://blog.youkuaiyun.com/persistlzy/article/details/108357244</guid><author>persistlzy</author><pubDate>Wed, 02 Sep 2020 10:31:46 +0800</pubDate><description><![CDATA[单选

1. 可以出现多个用例测试通过后某个测试点才能覆盖的情况。

A. 正确
B. 错误

2. 下边哪些因素不会影响芯片的性能（）

A. 工作电压（supply voltage）
B. 工艺参数（process）
C. 芯片面积（die size）
D. 温度（operating temperature）

工作电压
	芯片供电电压降低后，芯片会变慢，电压升高时，芯片会变快。
	温度
	温度对数字IC芯片阈值电压Vt是有影响的，温度升高引起Vt下降。阈值电压Vt下降使芯片速度加快，但通常温升导致迁移]]></description><category></category></item></channel></rss>