Keil MDK-ARM（Keil5）安装终极指南（适用于嵌入式开发（STM32等ARM芯片）） 通过本指南，您已成功安装Keil MDK-ARM并完成基础配置。若官网下载缓慢，可在优快云资源库搜索“Keil MDK-ARM 安装包+芯片包”获取集成资源。首次启动Keil会自动进入评估模式，支持32KB代码限制，适合学习基础操作。（F7）编译代码 → 使用ST-Link/J-Link连接开发板调试。在搜索框输入芯片型号（如STM32F103ZE） → 点击。手动下载Pack文件 → 双击安装，或使用离线包导入。标签页搜索目标芯片（如STM32F103ZE）。并下载最新版本（如MDK536）。

18赞

踩

评论 0
FPGA中级项目3——IP核之时钟管理单元 详细讲解IP核之时钟管理单元CMU，包括CMT，锁相环PPL和MMCM等。同时在vivado中如何根据项目来配置该IP核

31赞

踩

评论 0
【方案精选】西门子PLC在智能物流中的创新应用：AGV调度与仓储管理的整体方案 这几年负责了不少工厂的AGV项目改造，发现很多老工程师对AGV系统还停留在“就是个能自己跑的小车”的认识上。今天跟大家分享下我在一个大型化工厂智能物流项目中的实战经验，重点聊聊西门子PLC在AGV调度系统中的应用。车辆层就是咱们的AGV本体，每台车都配了一块S7-1200小PLC，负责执行具体的运动控制指令。我用了一个数据块(DB)来建立场地坐标网格，把整个车间分成100×100的方格，每个方格都有一个BOOL变量表示占用状态。，1表示有货，0表示空置，这样查询起来特别快。AGV调度最容易出问题的就是。

3赞

踩

评论 0
FPGA初级项目8——使用74HC595芯片实现数码管显示 使用74HC595芯片实现数码管显示，并与上一篇文章的led_r模块连接，真正实现FPGA芯片数码管显示。附有详细原理与源代码！！

20赞

踩

评论 0
第二章 4位闪烁灯 下面需要将module补充完整，首先要做的是定义信号的类型。在这里再次强调，在进行reg和 wire类型判断的时候，总会有多余的联想，比如认为reg就是寄存器，wire是线；或者认为reg类型 会综合成寄存器，wire类型不会综合成寄存器。实际上这些与信号是reg型还是wire型都没有关系。至简设计法建议不要进行任何联想，只遵从一个规则：“用always实现的是reg型，其他都是wire 型”。clk ,rst_n ,led0 ,led1 ,led2 ,led3//输入信号定义。

21赞

踩

评论 0
关于Verilog X态的40个面试题 重要的是要注意，所有don't-care X都在最小化期间解析（因此不同的目标库不会改变此映射）。2. X值在Verilog仿真中的"X-Pessimism"和"X-Optimism"分别是什么？，从布尔代数角度看b应该总是0，但当a是X时，b在Verilog仿真中会变成X，丢失了信息。在综合过程中，X的Don't-Care语义允许综合工具逻辑最小化。（X乐观）：当X的解释只会走if/case语句的一个分支，而实际上应该考虑多个分支。，当x为X时，仿真会默认执行else分支，而不是考虑两种可能。

11赞

踩

评论 0
BT、BT Mesh、WiFi、Zigbee技术对比分析 蓝牙（BT）：短距离通信，2.4 GHz频段，支持点对点或星型网络，经典版用于音频传输（1-3 Mbps），BLE专注低功耗IoT设备，但规模受限（≤7节点）。蓝牙Mesh：基于BLE扩展，2.4 GHz频段仅用3个广播信道（37/38/39），通过泛洪多跳中继支持数万节点，适用智能楼宇，但延迟较高。WiFi：高带宽（10 Gbps），2.4/5 GHz双频，OFDM和MIMO提升速率，适用互联网接入，但功耗大、设备容量低（约数十台）。Zigbee：2.4/868/915 MHz频段，DSSS抗干扰，

31赞

踩

评论 0
基于 Verilog 的两位二进制计数器设计与测试：从理论到实践 在数字电路设计领域，Verilog 硬件描述语言是一项至关重要的技能。今天，我们将通过设计一个两位二进制计数器，深入探索 Verilog 的应用，同时了解时序逻辑电路和组合逻辑电路的奥秘。无论你是电子电路爱好者，还是正在学习相关专业的学生，本文都将为你提供实用的知识和实践指导。

19赞

踩

评论 0
交叉编译cartographer到ARM平台 交叉编译cartogarpher到ARM平台

4赞

踩

评论 0
什么是频偏？频偏测量方法及合格判据是什么？ 频偏（Frequency Offset）是指信号的实际频率与标称中心频率之间的偏差。它通常由器件的不稳定性、温度变化、电源波动或老化等因素引起。例如，标称中心频率为25MHz的信号，若实际输出为25.001MHz，则频偏为+1kHz。

19赞

踩

评论 0
AES加解密算法verilog实现 AES加解密算法，verilog，支持key128 192 256，流水线处理

4赞

踩

评论 0
Altium Designer电路设计教程与技巧（干货分享~~！） 使用“Place→Line”绘制物理边框，并通过“Design→Board Shape→Define from Selected Objects”裁剪板形56。打开软件后，选择“文件→新建→项目”，设置项目名称和存储路径，并添加原理图（SchDoc）和PCB文件（PcbDoc）27。：用于时钟信号阻抗匹配，按“Shift+A”切换蛇形模式，设置振幅（Max Amplitude）与间隔（Gap）11。：在“Design→Rules”中定义线宽、间距、过孔参数等，适应不同信号需求310。

22赞

踩

评论 0
球坐标系与直角坐标系下单位向量的转换 首先需要明确一点，直角坐标系下的单位向量的方向与向量起点的坐标无关，ex​​始终指向x轴方向，ey​​始终指向y轴方向，ez​​始终指向z轴方向；但球坐标系下的单位向量的方向与向量起点的坐标θ和ϕ有关。

5赞

踩

评论 0
WLAN iwpriv 命令参考指南 【代码】WLAN iwpriv 命令参考指南。

29赞

踩

评论 0
Driver Development Kit（驱动开发服务） Driver Development Kit（驱动开发套件）为外设驱动开发者提供高效、安全、丰富的外设扩展驱动开发解决方案C-API，支持外设驱动开发者为消费者带来外设即插即用的极致体验。支持开发者开发外设配件的高阶功能，满足消费者高阶使用场景诉求。扩展驱动框架支持外设扩展驱动生命周期管理，面向扩展设备应用提供扩展外设查询绑定能力接口。使用场景支持开发者高效、安全开发专业外设或外设扩展增强能力：面向专业专用办公外设驱动开发场景。

16赞

踩

评论 0
E2PROM例程 只有TOP模块和E2PROM驱动模块，其他模块见其他文章。

2赞

踩

评论 0
2-allegro使用 2-allegro使用——从0到1（持续更新）

3赞

踩

评论 0
MTK preloader、LK 框架整理 /调用 bldr_cmd_handler 回调函数。/*这里会读取DTS 信息，DWS配置信息也在这里，DWS 配置错的话会读取错误，导致后面的流程异常。//正常MTK是音量上键加power键进 recovery，如果三键齐按进了recovery的话，需要排查按键的配置是否有问题。//会计算并打印 boot_mode 判断的时间。//会计算并打印 boot_mode 判断的时间。如果按键功能有问题的话厅，可以此案对比排查这里配置是否正常，检查键值定义*///先配置描述符，然后enable。

12赞

踩

评论 0
电子器件选型 https://www.bilibili.com/video/BV11Y411T7eF/?spm_id_from=333.337.search-card.all.click&vd_source=e5f93c203ac88718435cf296f7aff258

1赞

踩

评论 0
FPGA_YOLO(二) 上述对cnn卷积神经网络进行介绍，接下来对YOLO进行总结，并研究下怎么在FPGA怎么实现的方案。对于一个7*7*30的输出 拥有49个cell 每一个cell都有两个bbox两个框，并且两个框所包含的信息拥有30个 4个坐标信息和一个置信度5个，剩下就是20个类别。

25赞

踩

评论 0
作者推荐
xiaoheshang_123
华为在职资深工程师~~
关注
shengyin714959
为大家能进步而努力
关注
小蘑菇二号
某大厂在职资深嵌入式软件工程师，商业合作&交流学习可私信联系
关注
statistics.insight
9年+以上数据挖掘和数据分析经验，211财经院校统计学研究生学历，研究方向为：数据分析、商业智能、数据挖掘、机器学习、深度学习等。
关注
xhp618
TA很懒，还没有添加简介
关注
路飞VS草帽
在绝望中寻找希望，人生终将辉煌！
关注
CarlowZJ
目前已经有专属微信群“Super Entity”（超级个体），私聊我加群。AI智能体、数字人等相关AI项目，全能型开发，能开发前后端，也能部署运维，有需要的可以找我，也可以和我一起组团
关注
Matlab研究室
完整代码、程序定制、论文复现、科研合作。
关注
2401_88800025
TA很懒，还没有添加简介
关注
m0_70960708
TA很懒，还没有添加简介
关注