关于APIC的一些概念

关于APIC的一些概念,很早以前某个大神通过studyOS机制,研究出来的APIC的工作模式,特摘录部分概念。


事实上,老久的PIC在很早以前就被淘汰了,取而代之的是APIC。由于APIC可以兼容PIC,所以在很多单处理器系统上我们看到的PIC实际是APIC的兼容PIC模式。APIC主要应用于多处理器操作系统,是为了解决IRQ太少和处理器间中断而产生的,当然,单处理器操作系统也可以使用APIC(不是模拟PIC)。APIC的HAL和PIC的HAL有很大的不同,很突出的一个特点就是APIC的HAL不用再象PIC的HAL那样虚拟一个中断控制器,IRQL的概念已经可以通过中断向量的形式被APIC支持。事实上,因为被APIC所支持,所以在APIC HAL里IRQL的实现比PIC HAL那样虚拟一个中断控制器要简单得多了。


    现在来简单介绍一下APIC的结构(关于APIC详细的描述请参考《IA-32 Inel Architecture Software Developer's Manual Volume 3 Chapter 8》)。整个APIC系统由本地APIC、IO APIC和APIC串行总线组成(在Pentium 4和Xeon以后,APIC总线放到了系统总线中)组成。每个处理器中集成了一个本地APIC,而IO APIC是系统芯片组中一部分,APIC总线负责连接IO APIC和各个本地APIC。本地APIC接收该处理器产生的本地中断比如时钟中断,以及由该处理器产生的处理器间中断,并从APIC串行总线接收来自IO APIC的消息;IO APIC负责接收所有外部的硬件中断,并翻译成消息选择发给接收中断的处理器,以及从本地APIC接收处理器间中断消息。

    和PIC一样,控制本地APIC和IO APIC的方法是通过读写该单元中的相关寄存器。不过和PIC不一样的是,Intel把本地APIC和IO APIC的寄存器都映射到了物理地址空间,本地APIC默认映射到物理地址0xffe00000,IO APIC默认映射到物理地址0xfec00000。windows HAL再进一步把本地APIC映射到虚拟地址0xfffe0000,把IO APIC映射到虚拟地址0xffd06000,也就是说对该地址的读写实际就是对寄存器的读写,本地APIC里几个重要的寄存有EOI寄存器,任务优先级寄存器(TPR),处理器优先级寄存器(PPR),中断命令寄存器(ICR,64位),中断请求寄存器(IRR,256位,对应每个向量一位),中断在服务寄存器(ISR,256位)等。IO APIC里几个重要的寄存器有版本寄存器,I/O寄存器选择寄存器、I/O窗口寄存器(用要访问的I/O APIC寄存器的索引设置地址I/O寄存器选择寄存器,此时访问I/O窗口寄存器就是访问被选定的寄存器)还有很重要的是一个IO重定向表,每一个表项是一个64位寄存器,包括向量和目标模式、传输模式等相关位,每一个表项连接一条IRQ线,表项的数目随处理器的版本而不一样,在Pentium 4上为24个表项。表项的数目保存在IO APIC版本寄存器的[16:23]位。APIC系统支持255个中断向量,但Intel保留了0-15向量,可用的向量是16-255。并引进一个概念叫做任务优先级=中断向量/16,因为保留了16个向量,所以可用的优先级是2-15。当用一个指定的优先级设置本地APIC中的任务优先级寄存器TPR后,所有优先级低于TPR中优先级的中断都被屏蔽,是不是很象IRQL的机制?事实上,APIC HAL里的IRQL机制也就是靠着这个任务优先级寄存器得以实现。同一个任务优先级包括了16个中断向量,可以进一步细粒度地区分中断的优先级。
### 设备树中 APIC 的配置与使用方法 #### ### 1. APIC 在设备树中的基础概念 APIC(Advanced Programmable Interrupt Controller)是一种高级可编程中断控制器,负责管理分发硬件中断。在现代计算环境中,尤其是基于 ARM 架构的系统中,设备树(Device Tree)被广泛用于描述硬件资源及其属性。对于 x86 平台上的 APIC 配置,尽管传统上是由 BIOS 或 UEFI 提供支持,但在嵌入式领域或特定场景下,也有可能通过设备树来实现更灵活的配置[^1]。 --- #### ### 2. 设备树节点结构 为了正确配置 APIC,在设备树源文件(DTS 文件)中需要定义相应的节点。以下是典型的 APIC 节点示例以及各字段的作用解释: ```dts /interrupt-parent = <&intc>; /* 指定父级中断控制器 */ interrupt-controller; /* 声明这是一个中断控制器 */ compatible = "intel,lapic"; /* 描述兼容性字符串,表明这是 Intel 局部 APIC 控制器 */ reg = <0xFEE00000 0x1000>; /* 注册地址范围,指向局部 APIC 的内存映射区域 */ clock-frequency = <1000000>; /* 设置时钟频率,默认单位为 Hz */ ``` - **`/interrupt-parent`**: 表示当前节点所属的上级中断控制器。 - **`compatible`**: 定义了该 IP 核心的具体型号或厂商标准名称。 - **`reg`**: 给出了访问此硬件所需的基础物理地址及长度。 - **`clock-frequency`**: 对于某些类型的定时器或其他依赖精确计时的服务来说非常重要。 --- #### ### 3. 中断路由表的设计 除了基本的 APIC 配置外,还需要关注如何将外部设备产生的中断信号正确传递给 CPU 内核。这通常涉及到创建一个完整的中断路由表,其中每一条记录都指定了某个具体事件应触发哪个核心上的哪一个矢量槽位。 下面是一个简单的例子展示如何把 PCI 总线下挂载的一个假想网卡关联到 LAPIC 上去: ```dts pci@f0000000 { compatible = "pci-host-ecam-generic"; #address-cells = <3>; #size-cells = <2>; interrupt-map-mask = <0xf800 0x0 0x7f 0x0>; interrupt-map = < /* Sub Bus Range | Device Number | Function Number -> Target IRQ Line */ 0x0 0 0 &lapic 1 // Slot 0 on bus 0 routed to irq line 1 of lapic. ... >; }; ``` 这里的关键在于 `interrupt-map` 数组,它允许开发者指定任意组合条件下应当采用哪一路径转发请求过去。每一个四元组代表了一次匹配规则,前三个成员分别是子总线号掩码、设备序号掩码功能索引掩码;最后一个则是目标中断接收方的实际引用加上偏移值。 --- #### ### 4. 实际应用场景下的注意事项 当实际部署涉及复杂拓扑结构的时候,例如存在多层桥接或者混合架构的情况下,仅仅依靠静态预设好的数据往往难以满足动态需求。因此引入了一些扩展机制以便更好地适应各种情况的变化趋势: - **热插拔支持:** 当新的外围部件加入进来之后能够自动感知并分配合理的中断线路而不影响已有业务运转状态。 - **共享中断处理能力优化:** 多个低优先级任务共用同一线路从而减少开销提高效率的同时也要注意避免竞争条件引发错误行为发生概率增加的风险问题出现。 此外还需考虑到不同操作系统内核版本间可能存在细微差别之处所以最好参照官方文档仔细校验各项参数设定是否合理合法合规。 ---
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值