zynq 性能分析

IP时钟限制：

   1、AXI Interconnect v2.1 在PG059文档中有这个IP的始终限制

  2、HP0接口的时钟时根据外面AXI接口的时钟确定的，而UG585中 p687页中有阐述，HP口的时钟是属于DDR_2X时钟域的 可以看到DDR_2X的始终可以356/267m

 3、PL的时钟是单独的的PLL产生，可以很大。

综合看，如果自己定制的IP 挂在zynq的总线上，如果用到DMA，那么理论上DMA工作在200m 问题不大。