
FPGA设计方法
文章平均质量分 83
Oh_my_God_L_C
这个作者很懒,什么都没留下…
展开
-
petalinux-2021.1在zynq7020的flash上启动linux
使用petalinux工具zynq7020上搭建linux系统原创 2023-04-17 10:09:08 · 2793 阅读 · 2 评论 -
ZYNQ开发中SDK输出串口选择以及打印函数print、printf、xil_printf的差别
这里我们就来搞清楚以下几个问题,从简单到复杂问题依次为:1、 我们有两个串口,那怎么区分是从哪个串口打印的2、 为什么是print函数,一般C标准打印函数是printf呢3、 如果我两个串口都想打印东西怎么弄4、 串口的波特率如何修改,最大能支持多少后面2点放到另一篇文章讲。转载 2023-01-13 14:47:51 · 9463 阅读 · 3 评论 -
timegen学习记录
timegen学习记录最近重新从零开始学习FPGA,把基础打扎实。用visio画波形图,感觉这画波形图的效率不高、使用不够方便。自己是用过timegen软件,感觉画得比较快,方便时序对齐。但指导老师说,timegen画的图不方便导出到文档、不方便后期修改,交作业也都是用visio的格式。突然在csdn上看到有timegen波形图导出到visio里面修改的方法,于是转载,把方法整理一下。TimeGen官网下载链接:http://www.xfusionsoftware.com/download_time.转载 2021-12-18 18:51:19 · 1455 阅读 · 0 评论 -
基于FPGA的NCO设计方案
随着数字通信技术的飞速发展,软件无线电的应用愈加的广泛, 而影响软件无线电性能的关键器件数控振荡器NCO(Numerical CONtrolled Oscillator) 的设计至关重要直接数字频率合成(DDS)技术是一种从相位概念出发直接合成所需要的波形的新的全数字频率合成技术。同传统的频率合成技术相比,DDS 技术具有频率精度高、转换时间短、频谱纯度高以及频率相位易编程、输出的频率稳定度与系统的时钟稳定度相同等一系列优点, 广泛应用于现代各种通信系统中,...转载 2021-02-22 09:24:49 · 2686 阅读 · 0 评论 -
FPGA中Verilog HDL/VHDL实现NCO(数字控制振荡器)
数控振荡器(NCO,numerically controlled oscillator)软件无线接收机,直接频率合成器(DDS),快速傅里叶变换(FFT)的重要组成部分,NCO采用全数字技术实现,具有分辨率高,频率切换快,相位噪声低等优点。 一般实现NCO的方法是查...转载 2021-02-22 09:17:09 · 3111 阅读 · 0 评论 -
时序分析基本概念介绍--Timing Arc
原标题:时序分析基本概念介绍——Timing Arc 今天我们要介绍的时序基本概念是Timing arc,中文名时序弧。这是timing计算最基本的组成元素,在昨天的lib库介绍中,大部分时序信息都以Timing arc呈现。如果两个pin之间在timing上存在因果关系,我们就把这种时序关系称为Timing arc,主要分为定义时序延迟,和定义时序检查两种。为啥叫它时序弧?因为时序图中经常用一条弧形线段来表示它。如下图所示:cell的timing a...转载 2020-08-14 10:47:57 · 3426 阅读 · 0 评论 -
Qsys中的EPCS使用技巧
Qsys中的EPCS使用技巧一、概述EPCS系列器件属于串行Flash器件,具有掉电非易失性,常用作Altera公司的FPGA的周边器件,存储FPGA的配置数据。尤其在NiosII系统中,集成有EPCS serial flash controller core,利用这个控制接口不但可以将FPGA的配置数据存储...转载 2020-04-27 13:30:47 · 1064 阅读 · 0 评论 -
异步fifo的设计(FPGA)
本文首先对异步 FIFO 设计的重点难点进行分析最后给出详细代码一、FIFO简单讲解FIFO的本质是RAM, 先进先出重要参数:fifo深度(简单来说就是需要存多少个数据) fifo位宽(每个数据的位宽)FIFO有同步和异步两种,同步即读写时钟相同,异步即读写时钟不相同同步FI...转载 2020-04-19 11:00:27 · 272 阅读 · 0 评论 -
FPGA设计之跨时钟域数据传输
1.为什么要分析跨时钟域数据传输问题?正常来讲同步时钟域下的数据传输,只要建立和保持时间满足,外部环境(核心电压/温度)没有剧烈变化,一般情况下可以保证数据可靠传输。而异步时钟域在时序约束的时候已经设置了不同的clock group,相互之间的数据是不会进行时序分析的,因此即便是静态时序分析没有报告时序问题也不意味着异步数据传输可以可靠进行。因此说,跨时钟域的数据传输是设计出来的,而不是约...转载 2020-04-19 09:59:09 · 1799 阅读 · 0 评论 -
异步FIFO的verilog实现
在写异步FIFO之前先搞明白一个问题,就是二进制转格雷码,很简单,比如: 二进制数10110,要求它对应的格雷码,先将10110>>1 , 得到 01011,然后(10110)^(01011)就得到其对应的格雷码。查阅了很多博主关于异步fifo的verilog实现代码,最被大家采纳接受的就是下...转载 2020-04-18 10:23:48 · 626 阅读 · 0 评论 -
格雷码与二进制的转换
一、什么是格雷码?格雷码,又叫循环二进制码或反射二进制码,格雷码是我们在工程中常会遇到的一种编码方式,它的基本的特点就是任意两个相邻的代码只有一位二进制数不同,这点在下面会详细讲解到。格雷码的基本特点就是任意两个相邻的代码只有一位二进制数不同,这点很重要。常用的二进制数与格雷码间的转换关系如下表:二、二进制格雷码与自然二进制码的互换1、二进制码转换成二进制格雷码 二进制码转换成二进制...转载 2020-04-18 10:02:19 · 280 阅读 · 1 评论 -
异步FIFO为什么要使用格雷码
首先要了解的是异步FIFO使用格雷码的唯一目的就是“即使在亚稳态进行读写指针抽样也能进行正确的空满状态判断”。那么典型的判断方法是怎样进行的呢?以满状态判断为例,先要对读指针(属于读时钟域)在写时钟域进行抽样,然后才能与写指针进行比较,如果写指针赶上了读指针,说明已经写满,写操作必须暂停。接下来说说为什么2进制指针不适合做空满判断。事实上2进制读指针在增减时,经常发生多位突变,比如6位地址1111...转载 2020-04-18 09:41:14 · 1171 阅读 · 0 评论