Testbench

一.Testbench三步走

（1）对被测试设计的顶层接口进行例化

（2）给被测试设计的输入接口添加激励

（3）判断被测试设计的输出响应是否满足设计要求

二.最简单的Testbench：时钟产生，复位产生，其他激励产生

时钟产生

'timescale 1ns/1ps    //timescale是定义系统的时钟单位和精度，前面是单位
parameter PERIOD=20;


initial begin
clk=0;
forever 
#(PERIOD/2) clk=~clk;   //定义时钟周期为20ns的方波
end 

'timescale 1ns/1ps
parameter PERIOD=20;


always 
begin
#(PERIOD/2) clk=0;
#(PERIOD/2) clk=1;
end 

复位产生

'timescale 1ns/1ps
initial begin