
FPGA/CPLD
文章平均质量分 87
小林码事
这个作者很懒,什么都没留下…
展开
-
RK3399+PCIe+FPGA 在高速AD采样中的应用
RK3399+PCIe+FPGA 在高速AD采样中的应用原创 2022-12-27 20:50:40 · 2306 阅读 · 8 评论 -
Lattice Diamond 加入未默认支持flash
Lattice Diamond SPI flash支持列表中提供了不少型号,但仍会遇到型号不支持的问题,特别是1.8V的flash,型号较少。可以通过手动添加型号的方式,加入用户自己的flash,并进行烧录。在programmer页面,Edit -> Custom Device增加:比较重要的信息是Device ID,工具据此来确认flash,可以从flash手册中获取:...原创 2020-01-07 10:16:56 · 977 阅读 · 0 评论 -
Zynq7020:Boot Mode及不能从SD卡启动处理
#Boot Mode 选择可以看到QSPI和SD card启动仅MIO[4]存在区别,可以设计一个硬件电路,当插入SD卡时MIO[4]变高,拔出时变低,实现启动方式的自动切换。比如,利用SD卡座的CD(card detection)引脚,当检测卡片的插入,插入后此脚与外壳相连,变为低信号。#不能从SD卡启动Bank1 是1.8V,不是3.3V可以看到不少Zynq是使用此...原创 2019-12-24 11:29:33 · 4773 阅读 · 0 评论 -
Vivado [Place 30-574] Poor placement for routing between an IO pin and BUFG
场景Vivado版本: 2016.4FPGA开发板:NEXYS 4 DDR所在项目:31条单周期CPU完整报错信息[Place 30-574] Poor placement for routing between an IO pin and BUFG. If this sub optimal condition is acceptable for this de...转载 2019-10-21 15:36:28 · 9157 阅读 · 2 评论 -
Lattice 方案处理 subLVDS to MIPI
#CROSSLINK系列#CROSSLINK vs XO3L CROSSLINK XO3L LUTs 5936 2100-6900 MIPI接口电阻 无需增加匹配电阻 需增加匹配电阻 MIP...原创 2019-07-25 10:52:24 · 2967 阅读 · 0 评论