
FPGA
攻下一城
嵌入式软硬件开发设计/方案设计
展开
-
如何将自己写的verilog模块封装成IP核
将你的设计制作成BlackBox,也就是网表文件,这样别人看不到你的设计但是可以调用你的模块了。详细的参考信息如下: 1. 什么是BlackBox - 一个大的设计中可以用到一系列网表文件作为输入的一部分而并不全部使用HDL文件。当综合这个大设计时综合器不需要知道这个网表文件是怎样实现的,而只需要知道它的输入输出接口就可以了。这样的网表就称为黑盒子,因为我们不需要看到它的内部情况。转载 2013-07-15 15:28:59 · 1434 阅读 · 0 评论 -
VGA时序及其原理
转载于http://www.cnblogs.com/spartan/archive/2011/08/16/2140546.html VGA时序及其原理 显示器扫描方式分为逐行扫描和隔行扫描:逐行扫描是扫描从屏幕左上角一点开始,从左像右逐点扫描,每扫描完一行,电子束回到屏幕的左边下一行的起始位置,在这期间,CRT对电子束进行消隐,每行结束时,用行同步信号进行同步;当扫描完所有的行转载 2015-02-21 16:31:15 · 718 阅读 · 0 评论 -
3课: Vivado HLS设计流程介绍
<embed src="https://imgcache.qq.com/tencentvideo_v1/playerv3/TPout.swf?max_age=86400&v=20161117&vid=v0319lunjjl&auto=0" allowFullScreen="true" quality="high" width="480" height="40原创 2018-07-14 12:07:54 · 619 阅读 · 0 评论