fpga开发_前沿技术博客-专业IT技术发表平台

推荐付费专栏 VIP文章

lo卖火柴的小熊猫

FPGA（一）Quartus II 13.1及modelsim与modelsim-altera安装教程及可能遇到的相关问题在学习FPGA课程时，感觉学校机房电脑用起来不是很方便，想着在自己电脑上下载一个Quartus II 来进行基于 vhdl 语言的FPGA开发。原以为是一件很简单的事情，没想到搜了全网文章发现几乎没有一个完整且详细的流程教学安装（也可能是我没搜到,,ԾㅂԾ,,）【视频b站上有，搞完才发现T.T】，因此想做一个纯小白式安装教程，将网上分享的几位大佬关于安装部分的流程都总结到一文当中，包括软件及软件配套仿真和芯片库的安装，让大家花最少的时间完成安装。相关文章链接在文末。多图预警。

阅读 3.3w

236赞

brave and determined

可编程逻辑器件学习(day22)：“让ARM穿上FPGA的马甲“：赛灵思Zynq的命名哲学与技术革命 Zynq芯片架构解析：从命名隐喻到技术革新 Zynq芯片的命名灵感源自锌的合金特性，象征其将ARM处理器与FPGA深度融合的创新架构。这种设计突破了传统FPGA的局限，通过PS（处理系统）和PL（可编程逻辑）的有机结合，实现了高性能与灵活性的完美平衡。Zynq采用Cortex-A9处理器不仅考虑技术优势，更看重ARM生态系统的支持。其在工业自动化、嵌入式视觉等领域的应用展现了卓越性能，2.5微秒的马达控制响应时间远超传统方案。随着物联网和AI发展，Zynq的可扩展架构将持续推动技术创新，其平台化设计理念代表

阅读 1.1k

32赞

FPGA AD7606串行驱动与并行驱动模块2用来控制复位、测量范围、通道转换，range为0时测量范围0~5v，1时测量范围0~10v，通道转换是指八个通道可分为两组，A组包含0~3通道，B组包含4~7通道，转换的意思就是在adc内部进行模拟量向数字量的转换，转换需要消耗一定的时间，而要指定那组通道转换则受convst信号影响，convst A信号拉高会让A组转换，convst B拉高会让B组转换，一般convst AB同时拉高。因此在使用ad7606测量截止频率以上的信号时，需要在前方加入仪表放大器来放大信号，否则信号会被ad7606滤除。

阅读 1.9k

36赞

基于FPGA的简易数字频率计设计与实现在Verilog中，模块由module和endmodule关键字界定，所有内部逻辑均位于二者之间。每个模块必须具有唯一的名称，并明确声明输入、输出或双向端口。端口可以采用两种声明方式：传统列表法和ANSI C风格法。后者更推荐用于现代设计，因其将类型与方向信息集中于端口列表中，提升清晰度。// 示例：带参数化的计数器模块（ANSI C风格）)(input clk,input en,if (!

阅读 1.1k

20赞

AI写的留学生作业Essay能直接用吗？3大风险与1个合规解决方案在人工智能技术飞速发展的今天，许多留学生会尝试使用AI工具来生成课程作业、论文初稿，甚至是完整的Essay。一个核心问题随之而来：AI写的留学生作业Essay能否直接提交？直接提交AI生成的Essay是一项高风险行为，极有可能触犯学术诚信红线。本文将深入探讨背后的风险，并为您指引一条利用AI进行合规、高效学习的道路。

阅读 222

6赞

【嵌入式硬件】FPGA开发从入门到精通学习 FPGA 开发并非一蹴而就，其中有许多要点需要我们牢牢掌握。扎实的数字电路基础是基石，只有深入理解逻辑门、触发器、时序电路等基本概念，才能在 FPGA 开发中更好地构建电路逻辑。Verilog HDL 语言作为与 FPGA 沟通的 “桥梁”，熟练掌握其语法、数据类型和运算符至关重要，只有这样，才能准确地将我们的设计思路转化为代码。在开发流程上，从创建工程时对工程参数的准确设置，到编写代码时对逻辑功能的严谨实现，再到综合、实现过程中对资源的合理利用和时序的严格把控。

阅读 3.6k

22赞

【FPGA】Vivado 保姆级安装教程 | 从官网下载安装包开始到安装完毕 | 每步都有详细截图说明 | 支持无脑跟装如果你有安装包，可跳转至 Step5

阅读 6.2w

126赞

基于FPGA XC7A100T的RS485串口通信系统设计与实现（Verilog HDL） Xilinx Artix-7 XC7A100T FPGA 采用 28nm 工艺，包含 65,340 个逻辑单元（Logic Cells），每个单元由查找表（LUT6）、触发器和进位链组成。其可编程逻辑块（CLB）按列分布，支持高效组合与时序逻辑实现，适用于通信协议栈的硬件建模。典型的异步串行通信帧由以下几个部分组成：起始位（Start Bit）：低电平（0），标志一帧开始；数据位（Data Bits）：5~9位，LSB优先发送；奇偶校验位（Parity Bit）

阅读 1.1k

18赞

FPGA时序约束分析12——时钟MUX约束分析本文系统介绍了时钟多路复用器（MUX）的设计与约束方法。首先分析了时钟MUX的核心特性，包括高扇出、无毛刺切换等关键要求。其次详细阐述了两种时钟MUX分类：异步时钟MUX存在毛刺和亚稳态风险，而同步时钟MUX（尤其是多时钟同步方案）是工业界主流选择。文章重点讲解了时钟约束语句，包括输入时钟定义（create_clock）、时钟组关系（set_clock_groups）和输出时钟定义（create_generated_clock）。最后以Xilinx FPGA为例，提供了完整的时钟MUX约束应用步骤，包括同步

阅读 1.0k

14赞

AI扶我青云志

深度解析 LangGraph：定义、用处、场景与核心效果 LangGraph是LangChain团队开源的图结构工作流编排框架，通过"节点+边+全局状态"的三元组合，解决复杂场景下的流程控制问题。它将执行逻辑封装为节点，用边定义流转规则（顺序/条件/循环），以全局状态实现数据共享，支持动态决策、多角色协同等需求。相比传统线性工作流，LangGraph具有四大优势：可视化编排替代硬编码、全局状态管理消除数据孤岛、支持循环迭代优化、规范多角色协作流程。典型应用场景包括复杂RAG系统、多智能体协同、业务流程自动化、连续决策控制等，能显著提升任务效率、

阅读 225

1赞

生命之诗@littleatendian

FPGA计算资源利用率分析工具基于PyQt6的逻辑资源建模、时序约束分析与布局布线优化系统本文介绍了一款基于PyQt6开发的FPGA计算资源利用率分析工具。该工具可对FPGA设计进行全面分析，包括HDL代码解析、资源利用率统计、时序约束验证和布局布线优化。系统采用模块化架构，包含HDL解析引擎、资源建模器、时序分析器和布局布线优化器等核心模块。工具支持多种FPGA器件规格，通过静态时序分析算法识别关键路径，采用模拟退火等优化算法提高设计性能。界面采用现代化GUI设计，包含资源可视化、时序图表和优化建议等功能。该工具可帮助工程师快速评估FPGA设计质量，发现性能瓶颈并提供优化建议，显著缩短开发周期

阅读 1.0k

7赞

Vivado [Labtools 27-2251]警告排查如果程序没问题，那就是flash或者FPGA虚焊，导致fpga与flash之间的spi接口不通，从而vivado读不到ID。确定flash虚焊了，至于为什么本来好好的突然虚焊，可能是在拆除板卡上的时钟屏蔽罩的过程中高温烤到flash芯片导致。在一张返修的板子上的mt25qu01g 的芯片在拆除板卡上的时钟屏蔽罩后突然不能正常工作，原先固化在其中的程序无法加载起来。可以通过抓spi信号，扫X光，用力按压住fpga或者flash芯片后在烧写程序看能不能读到ID的方式来确认是否虚焊，以及具体问题点。

阅读 995

6赞

微秒级期权定价：FPGA与CPU性能终极对决你是否曾因期权定价模型耗时过长而错失交易良机？在高频交易领域，1微秒的延迟可能导致数百万美元的损失。本文将深入对比FPGA（现场可编程门阵列）与CPU在期权定价场景下的性能表现，通过[gs_quant/risk/core.py](https://link.gitcode.com/i/34de322ee7551800f0c6ed8018a82088)中的风险计算框架，揭示硬件加速如何重塑量化金融的效...

阅读 964

19赞

机载SAR回波模拟双线性插值算法的FPGA实现【附代码】系统运行时，首先由上位机发送场景描述文件，FPGA解析后加载模板与坐标映射表，随后启动回波生成引擎，按距离门顺序依次触发各子块的卷积运算，生成的回波数据经FIFO缓冲后通过千兆网口实时输出，最终形成符合真实雷达接收机输入特性的复数基带信号序列。为提升用户体验，基于MATLAB GUI开发了配套的上位机控制软件，集成参数设置、场景加载、回波可视化、图像重建、数据导出五大功能模块，支持CSV、BIN、MAT等多种数据格式交互，操作界面简洁直观，响应迅速，实现了从“参数输入”到“图像输出”的一站式闭环操作。

阅读 835

23赞

基于FPGA EP4CE10的SD卡读取BMP图像并通过HDMI显示系统（Verilog HDL实现） Altera（现Intel）EP4CE10是基于Cyclone IV系列的FPGA芯片，采用90nm工艺制造，具备高性能与低功耗特性。其核心由可编程逻辑单元（LE）、嵌入式存储块（M9K）、数字信号处理模块（DSP）和锁相环（PLL）等组成，适合中等规模的数字系统设计。Verilog中的模块使用module关键字定义，其基本语法结构如下：input clk,if (reset)elseendendmodule逻辑逐行分析：第1行：定义了一个名为的模块。

阅读 1.0k

20赞

炳烛之明科技

基于FPGA的FIR数字滤波器设计(源码+万字报告+实物) 本系统介绍了基于FPGA的FIR数字滤波器的基本原理以及实现，明确好所需要设计的FIR数字滤波器滤波器后，首先对其进行性能需求分析，明确FIR数字滤波器系统应该达到的各种性能指标，其次，拟定多种滤波器类型，对这些方案采用Matlab进行仿真，在这个过程中我们有许多的窗函数选择和设计方法选择，进行综合分析和比较，选择出最佳的滤波器类型作为本设计方案，然后依据其性能指标编写Matlab程序，确定二阶节系数。系统的需求时时都会发生改变，但改变FPGA设计所产生的成本相对ASCI的巨额费用来说是微不足道的。

阅读 1.2k

8赞

大规模硬件仿真系统的编译挑战随着集成电路设计复杂度的不断提升，硬件仿真系统在现代芯片设计流程中扮演着越来越重要的角色。基于FPGA（现场可编程门阵列）的商用硬件仿真系统因其灵活性、全自动化、高性能和可重构性，成为验证大规模集成电路设计的重要工具。然而，随着设计规模的扩大和复杂度的增加，硬件仿真系统的编译过程面临着诸多挑战。本文旨在探讨基于FPGA的硬件仿真系统在编译过程中所遇到的关键问题，并提出相应的优化策略。

阅读 1.4k

17赞

【Verilog HDL 入门教程】 —— 学长带你学Verilog（基础篇） Verilog HDL（Hardware Description Language）是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。现实生活中多用于专用集成电路（Application Specific Integrated Circuit，ASIC）和现场可编程门阵列（Field Programmabl Gate Array，FPGA）的实现。该篇主要讲述Verilog HDL 常用数据类型、运算符等基础部分，未涉及至实际应用，后期将逐一讲解。

阅读 6.7w

292赞

学习FPGA的电气小兴兴

基于FPGA的FIR滤波器设计与仿真验证，Verilog设计，modelsim仿真基于FPGA的FIR滤波器设计与仿真验证，Verilog设计，modelsim仿真

阅读 4.3k

29赞

全面指南：ZYNQ 7020驱动LCD触摸屏（FPGA驱动） Zynq-7000系列是Xilinx推出的具有可编程逻辑的系统级芯片（SoC），其核心架构包括ARM处理器和FPGA，它们的紧密耦合为嵌入式系统设计提供了强大的处理能力和硬件可编程性。本章将深入介绍ZYNQ 7020的系统架构，为后续章节关于LCD控制器和触摸屏驱动开发打下坚实基础。

阅读 1.2k

22赞

尼古拉斯·纯情暖男·天真·阿玮

实验四存储器实现本实验旨在掌握ROM和RAM的工作原理及Verilog实现方法。通过Xilinx Vivado平台，设计了一个32位异步数据存储器(data_ram.v)和一个指令存储器(inst_rom.v)。数据存储器支持同步写、异步读，采用寄存器堆结构实现32×32位存储；指令存储器预置20条MIPS指令，实现异步读取功能。实验成功验证了存储器功能：向地址00000444写入12345678后正确读出，指令存储器能按地址输出预设指令，触摸屏实时显示操作结果。该设计采用双端口读取机制，支持同时监测不同地址数据，为后续C

阅读 1.2k

34赞

DeepSeek AI功能演示：如何生成Verilog脚本在EDA设计流程中，Verilog语言作为主要的硬件描述语言（HDL），广泛用于芯片设计的各个阶段，包括设计、仿真和综合。然而，手动编写Verilog代码过程繁琐，易出错且耗时。随着AI技术的发展，将人工智能融入到Verilog脚本的生成过程中，逐渐成为业界提升设计效率的重要趋势。CFA平台推出的DeepSeek AI工具，旨在帮助芯片设计工程师快速、准确地生成高质量的Verilog代码。本篇文章将详细介绍DeepSeek AI在生成Verilog脚本中的具体使用流程、关键特性和实际应用案例。

阅读 1.6k

19赞

作者推荐

ARM+FPGA+AI工业主板定制专家: Shenzhen XINMAI Technology co., ltd. ARM+FPGA+AI PCBA Expert. 深圳信迈科技：ARM+FPGA+AI多核异构工业主板定制专家！研发、生产一体化，拥有自建5000平米产线和30+研发人员。Connect Email:yeyuangen@szxinmai.com

关注

成工fpga: 资深fpga专家，有多年的fpga和芯片开发设计经历，希望通过真正的案例让打击轻松入门FPGA

关注

vx：universal_data: vx：15608207219

关注

那么菜: 仗剑天涯，谁来也不怕。更多知识分享，请见微信公众号：那么菜

关注

fei_sun: 仅记录，仅供参考 https://www.cnblogs.com/wulifeifei/my-articles?page=1

关注

上班最快乐: 我爱上班

关注

栒U: IC在读 vLLM在研欢迎交流软硬

关注

徐晓康的博客: 本硕毕业于南京航空航天大学电气工程专业，现从事控制硬件相关工作，健康工作，热爱生活。

关注

沐欣工作室_lvyiyi: 主业单片机、物联网、电气自动化、计算机等毕业设计咨询、定制

关注

深圳信迈主板定制专家: 深圳信迈科技：ARM+FPGA+AI工业主板定制专家，有两层楼5000平米自有工厂，30+研发人员

关注