fpga开发_前沿技术博客-专业IT技术发表平台

推荐付费专栏 VIP文章

【嵌入式硬件】FPGA开发从入门到精通学习 FPGA 开发并非一蹴而就，其中有许多要点需要我们牢牢掌握。扎实的数字电路基础是基石，只有深入理解逻辑门、触发器、时序电路等基本概念，才能在 FPGA 开发中更好地构建电路逻辑。Verilog HDL 语言作为与 FPGA 沟通的 “桥梁”，熟练掌握其语法、数据类型和运算符至关重要，只有这样，才能准确地将我们的设计思路转化为代码。在开发流程上，从创建工程时对工程参数的准确设置，到编写代码时对逻辑功能的严谨实现，再到综合、实现过程中对资源的合理利用和时序的严格把控。

阅读 3.6k

22赞

一文明白用VIVADO生成与烧写FPGA的bit文件与MCS文件方法步骤本文详细介绍了使用Vivado生成和烧写FPGA的Bit文件与Mcs文件的全流程方法。主要内容包括：1）通过工程文件确认Vivado版本并生成Bit文件；2）在已有Bit文件基础上配置Flash型号生成Mcs文件；3）通过JTAG连接完成Bit文件的烧写；4）添加Flash器件后烧写Mcs文件。文章配有详细的操作截图，适合FPGA开发者参考执行。最后提供了微信公众号"FPGA加速者"作为交流平台。全文操作步骤清晰，图文并茂，是FPGA开发者的实用技术指南。

阅读 3.3k

13赞

XCKU15P-2FFVA1760I AMD 赛灵思 Xilinx Kintex UltraScale+ FPGA XCKU15P-2FFVA1760I AMD Xilinx Kintex UltraScale+ 家族中的一款面向高性能 DSP、网络/通信与多通道串行链路应用的中高端 FPGA。它采用 20nm 工艺制造、封装为 1760-ball FCBGA（约 42.5 mm × 42.5 mm），属于那类在“单芯片放大量 DSP + 足够逻辑 + 多收发器”。

阅读 952

9赞

brave and determined

可编程逻辑器件学习(day26)：低主频FPGA为何能碾压高主频CPU？摘要：FPGA（现场可编程门阵列）能在低主频下为高性能CPU加速，核心在于两者架构差异。CPU作为通用处理器依赖高主频顺序执行，而FPGA通过硬件并行和专用电路实现高效计算。FPGA在图像处理、AI推理等领域展现显著优势，但其开发复杂且适用场景有限。未来趋势是CPU与FPGA协同的异构计算，根据任务特性选择最优架构。FPGA的加速原理在于用空间换时间，通过并行化实现更高能效比。

阅读 1.1k

25赞

lo卖火柴的小熊猫

FPGA（一）Quartus II 13.1及modelsim与modelsim-altera安装教程及可能遇到的相关问题在学习FPGA课程时，感觉学校机房电脑用起来不是很方便，想着在自己电脑上下载一个Quartus II 来进行基于 vhdl 语言的FPGA开发。原以为是一件很简单的事情，没想到搜了全网文章发现几乎没有一个完整且详细的流程教学安装（也可能是我没搜到,,ԾㅂԾ,,）【视频b站上有，搞完才发现T.T】，因此想做一个纯小白式安装教程，将网上分享的几位大佬关于安装部分的流程都总结到一文当中，包括软件及软件配套仿真和芯片库的安装，让大家花最少的时间完成安装。相关文章链接在文末。多图预警。

阅读 3.3w

236赞

一文读懂“JESD204B”之链路建立与xilinx IP仿真首先，我们假设一下，在上面图2中，我们作为FPGA这一侧，我们想把外部AD芯片的IQ数据完整读取过来，我们应该怎么做，我觉得你应该会想到：首先我得知道什么时候，AD芯片会传数据过来，其次我得知道数据线上传过来的是啥数据，最后我得知道这些数据是怎么排列的，我要怎么去发数据......，如果你是这么想的，那么恭喜你，你已经初步知道JESD204B的链路建立的规则了.......（猝不及防的惊喜，略带怀疑的想法：真这样？如果发送器进入测试模式时没有有效的码组同步请求，则发送器的行为应与接收到的同步请求相同。

阅读 2.7k

16赞

点点滴滴的快乐

芯片验证中使用zebu加速的经验总结芯片验证中是使用zebu加速，开发过程中遇到的问题

阅读 914

3赞

在FPGA中实现DDS方案详解（频率，幅度，波形可调） DDS技术是从波形相位概念出发，，通过DAC转换成模拟波形，最后通过低通滤波器平滑输出所需频率的波形。下图为DDS的示意流程图。两个重要参数解释：：一般为整数，数值大小控制输出信号的相位偏移，主要用于相位的信号调制组成。：是整个DDS的核心，用于控制波形的相位累加，组成完整的波形显示。相位累加器的输入为频率控制字，表示相位增量，其位宽为N。：接收相位累加器输出的相位码，在这里加上一个相位偏移值P，主要用于信号的相位调制。：波形数据表ROM中存有一个完整周期的正弦波信号。

阅读 818

10赞

LearningandStudy

基于Verilog的64点FFT算法设计与FPGA实现 (input clk,input [2:0] stage, // 当前FFT级数：1~6input [4:0] pair_idx, // 当前蝶形对索引：0~31参数说明：WIDTH: 总位宽，建议16位以平衡精度与资源；FBITS: Q格式小数位数，12位可提供足够动态范围；stage: 决定旋转因子表选择；pair_idx: 用于索引 $ W_N^k $，$ k = pair_idx \mod 2^{stage-1} $。

阅读 934

10赞

IC与FPGA设计

2025年FPGA就业形势如何？是否适合入行？（附最新薪资行情） FPGA行业呈现高门槛、稳需求的特点，2023年秋招数据显示C9院校硕士平均年薪达39.6W。该领域要求掌握数字电路、Verilog语言、时序约束等核心技能，就业方向涵盖通信、AI加速、工业控制等多个领域。相比IC设计，FPGA学习周期长但就业路径更灵活，在5G、边缘计算等新兴领域保持人才稀缺性。建议学习者分阶段掌握基础语法、项目实践和系统集成能力，通过实际项目积累工程经验。随着国产化和AI发展，FPGA工程师仍具长期发展潜力。

阅读 1.7k

15赞

FPGAmaster创新者

FPGA开发必看！Xilinx Vivado付费IP核License状态解读与获取/vivado最新license获取摘要：Vivado作为Xilinx(AMD)的核心FPGA开发工具，提供丰富的IP核资源，分为Xilinx官方和第三方两类，授权方式包括免费和商业两种。官方免费IP核涵盖基础功能模块，安装后即可使用；而高性能商业IP核（如高速网络、视频处理、无线通信等）需购买License授权。文章详细介绍了各类收费IP核的具体应用场景，并提供了License获取方式和使用指南。合理利用这些IP核可显著提升FPGA开发效率，文末鼓励读者互动支持以获取更多技术分享。

阅读 3.2k

30赞

推荐给硬件工程师的技术书籍硬件工程师的基础理论知识主要是电路、模电数电方面的知识，具体可以看看以下书单1）电路基础知识：《电路》（邱关源），《电路原理》（Tomas Floyd，电子工业出版社）2）模拟电子技术、数字电子技术（华成英或者康华光的），3）微机原理/计算机原理/数据结构（各种版本很多，内容大致相同），4）电子学（霍洛维茨），5）单片机教程（51、AVR的书都很多）

阅读 6.3k

62赞

门外的兔子

【FPGA】Quartus Prime Lite 23.1 最新版安装教程 ModelSim_18.1 下载安装 + 联调仿真教程 + 详细安装教程 2025最新 Quartus Prime Lite 23.1 下载以及安装流程 + ModelSim18.1 下载以及安装流程

阅读 1.1w

58赞

【FPGA+DSP系列】——MATLAB simulink仿真三相桥式全控整流电路本文介绍了三相桥式全控整流电路的MATLAB/Simulink仿真方法。相比单相整流，三相输入120°相位差提供了更多换相点，通过六脉冲触发可提高整流效果并减小纹波。文章详细分析了导通顺序（ab→ac→bc→ba→ca→cb）及触发脉冲设置要点（50Hz频率、30%脉宽、60°间隔）。在Simulink中搭建了三相电源（相位差120°）和整流桥模型，重点说明了脉冲发生器参数配置方法。仿真结果显示，不同触发角（0°和30°）下的整流波形验证了理论分析的正确性。该仿真为理解三相全控整流电路提供了直观的研究手段。

阅读 1.4k

20赞

基于FPGA的按键控制八位数码管显示设计与实现硬件描述语言（HDL）是FPGA开发的核心工具，目前主流的两种语言是Verilog和VHDL。在FPGA中，状态机的实现通常采用同步状态机，即状态转移在时钟上升沿发生。以Verilog语言为例，状态寄存器的定义如下：S0, // 静态显示S1, // 动态扫描S2 // 亮度调节使用枚举类型定义状态，提高了代码的可读性和可维护性。

阅读 1.1k

19赞

胡同琥Randolph

终极指南：用FPGA实现高性能电机控制的完整方案 FPGA电机控制技术正在重新定义现代电机驱动系统的性能边界。基于FPGA的磁场定向控制（FOC）算法为永磁同步电机（PMSM）和无刷直流电机（BLDC）提供了前所未有的实时性和精确控制能力。本方案采用纯Verilog硬件描述语言实现，具备平台无关性，可在Altera、Xilinx等各种FPGA平台上运行。## 技术架构与核心优势FPGA-FOC方案采用模块化设计，整个系统分为传感器接口层、

阅读 852

16赞

一不小心就来了

FPGA数字跑表项目设计实战 Verilog语言的语法在形式上与C语言类似，它由模块（module）构成，支持层次化设计。一个基本的Verilog模块包括端口定义、模块体、变量声明和内部逻辑等部分。input wire clk, // 时钟输入input wire reset, // 复位信号input wire start, // 开始信号output reg [7:0] count // 8位计数输出// 模块体内容省略...endmodule在上述代码块中，我们定义了一个名为timer。

阅读 1.1k

30赞

AM包络检调制解调FPGA源码：开启FPGA通信技术新篇章 AM包络检调制解调FPGA源码：开启FPGA通信技术新篇章去发现同类优质开源项目:https://gitcode.com/在无线通信领域，FPGA（可编程逻辑芯片）以其高度可定制和灵活的特性，成为开发者和工程师们实现各种调制解调技术的首选平台。AM包络检调制解调FPGA源码，正是这样一款优秀的开源项目，它为FPGA开发者提供了一个实现AM（幅度调制）调制解调过程的完整解决方案。项目介绍AM...

阅读 1.1k

19赞

【开源】国产安路FPGA实现多路视频拼接，四分屏显示+分屏时视频自动移动（一）【开源】FPGA实现四路视频拼接处理

阅读 2.7k

21赞

FPGA 串口收发代码详解 / 波特率计数器最大值。// 从LSB开始接收。parameter CLK_FREQ = 50_000_000, // 系统时钟频率。parameter CLK_FREQ = 50_000_000 // 时钟频率。// ================= UART接口 ==================// ================= 音频FIFO =================// ================= PWM音频 ==================

阅读 1.3k

36赞

作者推荐

qlexcel: 共同学习，一起交流，天天进步！

关注

ThreeYear_s: 绿泡泡id：Thr2eYears 欢迎找我咨询交流fpga、嵌入式相关设计指导。学习方向：MATLAB simulink进行电力电子场景仿真，使用DSP+FPGA+ARM进行软件设计，同时画出4层板工业级控制板卡。感恩遇见，感恩帮助过得每一个人。持续学习ing，希望每天都可以进步！！！

关注

深圳信迈主板定制专家: 深圳信迈科技：ARM+FPGA+AI工业主板定制专家，有两层楼5000平米自有工厂，30+研发人员

关注

9527华安: 两年半FPGA练习生经验、6年FPGA项目开发经验，任职于军工、985+211双一流高校、科研院所等机构；本博主为FPGA工程项目解决方案供应商，专注于为行业内友商提供优质方案

关注

FPGAmaster创新者: 主要做FPGA教学和项目分享，我对FPGA领域非常感兴趣,多年来一直在研究和学习各种FPGA知识与技能。我会在博客中分享学习FPGA所需要的理论知识、实用技巧与项目实践等内容,帮助广大FPGA爱好者更轻松地入门和提高。如果你对FPGA也感兴趣,欢迎关注我的博客,一起学习和交流。我相信只有不断学习和分享,我们的技术才能不断进步。如果你有任何FPGA相关的问题,也可以在我的博客下面留言,我会尽力帮助解答你的疑问。最后,感谢大家对我的支持,我会持续输出更多FPGA方面的原创内容。谢谢!

关注

尤老师FPGA: 对我们的培训感兴趣可以联系我们 V;1 5 9 2 1 9 9 9 2 3 2 T B 店：威三科教

关注

Always FPGA_151: 微信公众号：AlwaysFPGA，用代码与逻辑探索世界！

关注

fei_sun: 仅记录，仅供参考 https://www.cnblogs.com/wulifeifei/my-articles?page=1

关注

FPGA芯中的小蚂蚁: 积极的态度，佛系的人生，带领新手入门FPGA的世界，分享各种工具小妙招。

关注

ARM+FPGA+AI工业主板定制专家: Shenzhen XINMAI Technology co., ltd. ARM+FPGA+AI PCBA Expert. 深圳信迈科技：ARM+FPGA+AI多核异构工业主板定制专家！研发、生产一体化，拥有自建5000平米产线和30+研发人员。Connect Email:yeyuangen@szxinmai.com

关注