Joker_是小王的博客

软件环境：vivado 2019.1 硬件平台：KCU105我之前一直以为，SGMII只能走GT BANK使用SFP口，直到很偶然的情况下，我发现了居然在普通的BANK走LVDS也行，不信邪的我一直想要试一试，恰巧我的一个好哥们儿（无中生友…）手上就有一块KCU105，接下来就记录下整个调试过程。在建立工程时候直接选择Board，然后搜索KCU105就行。新建block design，因为是基于KCU105的模板工程，所以IP的设定有更简单的操作，在最上方选择board，将DDR4 SD

对，没错，这篇来说下纯verilog写的uart，乍一看这不是很简单吗，卖开发板的都会当例程来提供，而且网上也一搜就是一大堆，确实是这样没错，但是，不论是开发板的例程或者是网上搜的，当uart原理学习或功能验证还可以，但是想在项目里实际应用，还是有一定距离的，主要体现在功能太简单，而且上下层接口不完善，所以想干脆在这里，把最最基本的串口好好写写，写个工程上真正能用，也方便修改服用的东西。...

软件环境：vivado 2017.4 硬件平台：XC7K325之前有发过一篇PL侧MIG的配置方式的博客，但是当时没有留测试代码，是再犹豫代码要不要统一搞GIT上，但是我这网不知道是咋了，老是代码同步不过去，火大的很，气的我就不搞了，过一段时间以后就。。。就忘了密码了，然后又找回来，又GIT不上去，又火大。。。循环循环循环，算了，干脆老样子，直接贴下面算了。...

软件环境：vivado 2017.4 硬件平台：XC7K325FIFO那可真是太常用了，不论是跨时钟域，或者是宽度转换。官方手册PG057，想细研究的话可以直接搜，或者懒得看英文，您就接着我这篇往下看。可以看到，读和写都有各自的域，独立的clk和rst信号，余下主要关心的信号见下表。在时序方面，首先要注意的就是复位，对于配置时不勾选安全电路的情况。复位需保...

软件环境：vivado 2017.4 硬件平台：XC7K325昨天才说了fdatool工具箱结合FIR使用.coe文件加载系数的方法，今天继续说说coe文件的另外用法，基于block memory generator的ROM、RAM的使用。ROM先说下ROM吧， 使用的coe文件内容是8 bit的自增数。block memory generator配置如下。...

软件环境：vivado 2017.4 硬件平台：XC7K325这篇主要说下如何利用matlab中的fdatool设计滤波器与vivado中FIR(有限脉冲响应滤波器)核的实现。打开matlab以后，命令行输入fdatool，可以打开滤波器设计工具，如下。这里使用两种FIR滤波器参数，分别是加汉明窗、截止频率10 MHz、64阶的低通FIR滤波器。为了方便实验，采样频率使...

软件环境：vivado 2018.1 硬件平台：XC7K325接上篇文章最后的问题，microblaze的lwip工程从qspi启动需要7、8分钟，时间过长的问题排查感觉可以从以下几个方面入手1.首先，工程是可以正常使用，正常网络通讯的，这样的话，工程通常可以认为是没有问题的，那么，提高或者降低系统的时钟频率，是否对启动时间有影响，如果时间过长的问题是因为时钟频率不够，那么...

软件环境：vivado 2018.1 硬件平台：XC7K325大年初一，祝大家新年快乐。抗击病毒形势这么严峻，哪里都去不了，窝家里写写笔记吧。继续之前的博客内容，把在SDK下的程序通过QSPI启动这个话题再延伸延伸，说说在K7的软核microblaze下面怎么搞，跟Z7下面的方式还是有区别的。虽说只摆个microblaze软核，建个最小工程就能验证QSPI的烧写，但这里还是...