- 博客(2)
- 收藏
- 关注
RSS订阅原创 数字IC设计技能篇之如何在RTL级降低功耗？
以上就是本次降低芯片功耗的部分心得和收获，由于是在芯片设计阶段还没办法后端直接给出power的报告，前端一般使用spyglass和fsdb来进行功耗分析，后续会更新如何使用spyglass在前仿阶段进行power的分析，以及持续更新有关RTL级降低功耗的相关内容。
2025-02-22 11:43:50
871
原创 数字IC设计之EDA工具使用篇---VCS和Verdi的使用
本文会持续更新解决数字芯片设计中的第一步，当有了设计文件以后如何编译和进行仿真，包括了VCS和Verdi的使用技巧，以及在工作和学习中遇到的所有问题与bug；这三个脚本文件方式不尽相同，但是都通过Makefile脚本实现自动编译和运行仿真的作用。只要在脚本中指定design文件，test文件，model文件（如果有比如sram），支持的语法，timescale，生成的波形文件的位置和是否全部dump即可，形式不一而同。这些工作可以是一条指令完成，也可以是多条指令完成。
2025-02-16 14:37:49
1019
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人