牛客刷题＜28＞输入序列不连续的序列检测

最新推荐文章于 2026-01-06 16:26:15 发布

原创

最新推荐文章于 2026-01-06 16:26:15 发布 · 320 阅读

0 ·

CC 4.0 BY-SA版权

文章标签：

#fpga开发

本文介绍了四种不同的序列检测算法在FPGA中的实现，包括状态机法和简易版方法，通过代码展示了如何在时钟边沿检测特定输入序列，并在满足条件时触发输出信号。这些解法对于理解和应用数字逻辑设计具有实践指导意义。

题目：输入序列不连续的序列检测_牛客题霸_牛客网

解法一：状态机容易理解

`timescale 1ns/1ns
module sequence_detect(
	input clk,
	input rst_n,
	input data,
	input data_valid,
	output reg match
	);
    reg [3:0] pstate,nstate;
    parameter idle = 4'd0,
    s1_d0=4'd1,
    s2_d01=4'd2,
    s3_d011= 4'd3,
    s4_d0110= 4'd4;
    always@(posedge clk or negedge rst_n)begin
        if(!rst_n)
            pstate<= idle;
        else
            pstate<= nstate;
    end
    always@(*)begin
        case(pstate)
            idle:
                if(data_valid&&!data)
                    nstate=s1_d0;
                else
                    nstate=idle;
            s1_d0:
                if(data_va