SPI总线笔记

参考博客

① SPI WIKI

模式示意图

A timing diagram showing clock polarity and phase.

• Red lines denote clock leading edges
• Blue lines denote clock trailing edges

模式

Mode	CPOL	CPHA
0	0	0
1	0	1
2	1	0
3	1	1

解读
① CPHA = 0，leading edge采样；CPHA = 1，trailing edges采样
② CPOL = 0，SCK IDLE低电平，leading edge为上升沿,trailing edges为下降沿。
③ CPOL = 1，SCK IDLE高电平，leading edge为下降沿,trailing edges为上升沿。
④ SS下降沿到leading edge为SETUP时间。
⑤ leading edge到SS上升沿为HOLD时间。
⑥ SS一个低电平间传送一个字（WORD）。通常一个字为8，16和32。

例解

上图为SPI 0模式（CPOL = 0 & CPHA = 0）。请留意
① 蓝色点为MOSI采样点。
② 绿色点为MISO采样点。
③ 下降沿为Slave修改MISO电平点。

该命令为读写GD25Q64C的9FH命令（读芯片ID）。