verilog 四位全加器

一纸苍生

于 2020-11-20 16:28:26 发布

阅读量2k

点赞数 1

分类专栏： verilog学习文章标签： verilog fpga

本文链接：https://blog.youkuaiyun.com/mrfiveofzhemg/article/details/109853407

版权

verilog学习专栏收录该内容

6 篇文章

订阅专栏

本文介绍了一个使用Verilog实现的行为级加法器模块，并通过一系列测试向量进行了仿真验证。该模块接收两个四位输入信号a和b及一位进位输入cin，输出四位和sum。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

行为级建模

module adder4_1(     //串行
a,b,cin,sum
); 
input  [3:0]a,b;
input  cin;
output  [3:0]sum;

assign sum=a+b+cin;

endmodule

仿真


module sim1();
    reg [3:0] a,b;
    reg cin;
    wire [3:0]sum;
    
    initial 
    begin
       #10 a=4'h0001;b=4'h0001;cin=1;
       #10 a=4'h0010;b=4'h0010;cin=1;
       #10 a=4'h0110;b=4'h0110;cin=0;
       #10 a=4'h1111;b=4'h0111;cin=1;
    end
  adder4_1 utt1(.a(a),.b(b),.cin(cin),.sum(sum));
endmodule