A – EIGHT

最新推荐文章于 2024-12-08 13:48:44 发布
最新推荐文章于 2024-12-08 13:48:44 发布
阅读量1.1k 收藏
点赞数 1
CC 4.0 BY-SA版权
分类专栏： ACM-ICPC 文章标签： acm c++ 算法 解题报告
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/mmoaay/article/details/40395481
八数码转换问题……
经典bfs……
关键问题：
1.状态的保存（见longwuxu该题解题报告中的全排列Hash表示）
2.bfs中标记数组的处理：
    bfs中有两个标记数组，一个是标记队列中节点的标记数组isadd[]，另一个是标记已访问节
    点标记数组isvis[]。前者在入队列的时候进行标记，而后者则要在出队列的时候才进行标记
    用isadd标记的时候队列中不会出现重复的节点，而用isvis标记的时候队列中会出现重复的
    节点。所以前者要比后者的效率高，所占用的空间也要少……一般采用isadd[]数组标记较优
【嵌入式 – GD32开发实战指南(ARM版本)】第1部分 基础篇 - 第3章 GPIO流水灯的前世今生
不问归期的博客
05-08 3116
开发环境： MDK：Keil 5.30 MCU：GD32F207IK 上一章通过控制GPIO的高低电平实现了流水灯，但只是告诉了大家怎么做，如何实现流水灯，本文将深入剖析的GPIO流水灯的前生今世，深入研究流水灯的调用逻辑和数据结构。 3.1 GPIO配置概述 前面一章一个大概讲解GPIO的配置过程和核心的寄存器，当然啦，关于GPIO的寄存器远不止我上一章列出来的，还有很多，具体请参看《GD32F20x_User_Manual》中GPIO相关的内容吧。 根据前面实现的GPIO流水灯，本文将其归纳如下：
A+B Coming 解题报告
T技术沙龙
11-15 2505
http://acm.sdibt.edu.cn/JudgeOnline/problem.php?id=1563A+B ComingTime Limit: 1 Sec  Memory Limit: 125 MBSubmissions: 32  Solved: 15[Submit][Status][Discuss]DescriptionMany classmates sai
TensorFlow – A Collection of Resources
凌风探梅的专栏
10-09 1417
Another Word For It Patrick Durusau on Topic Maps and Semantic Diversity « The Gene Hackers [Chaos Remains King] Quartz to open source two mapping tools » TensorFlow – A Collection
eight 皇后
acsuperman的博客
11-08 265
1007. 8皇后问题时限：1000ms 内存限制：10000K 总时限：3000ms描述输出8皇后问题所有结果。输入没有输入。输出每个结果第一行是No n：的形式，n表示输出的是第几个结果；下面8行，每行8个字符，‘A’表示皇后，‘.’表示空格。不同的结果中，先输出第一个皇后位置靠前的结果；第一个皇后位置相同，先输出第二个皇后位置靠前的结果；依次类推。输入样例输出样例输出的前几行： No 1
Eight HDU - 1043
DeathYmz的博客
04-02 452
Eight HDU - 1043 The 15-puzzle has been around for over 100 years; even if you don’t know it by that name, you’ve seen it. It is constructed with 15 sliding tiles, each with a number from 1 to 15 o...
2022秋 - C实验A类 –实验2 选择结构
qq_50354168的博客
12-07 890
2022秋 - C实验A类 –实验2 选择结构
FIN 5203 – Financial Management
winaboutyo的博客
12-08 488
FinancialManagementMIDTERM1pa。
2022秋 - C实验A类 –实验7 函数与指针
qq_50354168的博客
12-12 1846
2022秋 - C实验A类 –实验7 函数与指针
2022秋 - C实验A类 –实验8 结构体
qq_50354168的博客
12-12 861
2022秋 - C实验A类 –实验8 结构体
2022秋 - C实验A类 –实验4 循环结构II
qq_50354168的博客
12-07 928
2022秋 - C实验A类 –实验4 循环结构II
2022秋 - C实验A类 –实验5 一维数组
qq_50354168的博客
12-12 1035
2022秋 - C实验A类 –实验5 一维数组
Parametric amplification of Rydberg six- and eight-wave mixing processes
01-27
We study the parametric amplification of electromagnetically induced transparency-assisted Rydberg six- and eight-wave mixing signals through a cascaded nonlinear optical process in a hot rubidium ...
JSSC 2022.02
12-14
论文《A 1.7–3.6 GHz 20 MHz-Bandwidth Channel-Selection N-Path Passive-LNA Using a Switched-Capacitor-Transformer Network Achieving 23.5 dBm OB-IIP3 and 3.4–4.8 dB NF》提出了一种高灵敏度的channel-...
2.2.4 PARTY LAMPS 派对灯
T技术沙龙
10-28 2568
解题思路： 1.因为每个按钮按2次和没按效果是一样的。所以每个按钮或者按或者不按，一共有2^4=16中状态。 2.然后因为这个电灯系统有个性质，每6个一循环，所以把这4个按钮的16种状态对应的前6个灯的状态枚举出来。然后分析，发现一下规律： -按1和按2相当于按3； -按2和按3相当于按1； -按1和按3相当于按2； -按1按2和按3相当于不按； -相差3的倍数也可以相互转换； 消重之后得到8种按法：不按，按1，按2，按3，按4，按1按4，按2按4，按3按4。 相对应的最少按的次数为：0，1，1，1，1，2
2.3.2 COW PEDIGREES 奶牛家谱
T技术沙龙
11-07 2398
解题思路： 1.简单动态规划。基本思想是用小的二叉树去组成大的二叉树，最后输出dp[k][n]-dp[k-1][n]恰好就是要求的n个 点组成深度最多为k的方法数 2.设dp[i][j]表示j个点组成深度最多为i的二叉树的方法数，则动态规划公式为： dp[i][j]=∑(dp[i-1][l]*dp[i-1][j-1-l])(1<=l<=j-2) dp[i][1]=1 3.注意：点的个数总为奇数。
2.2.3 RUNAROUND NUMBERS 循环数
T技术沙龙
10-28 2294
PS：最近工作比较忙，所以把以前在学校做acm的时候写的一些解题报告发出来 http://acm.sdibt.edu.cn/JudgeOnline/problem.php?id=2327 题目大意：（如题） 输入输出：（如题） 解题思路：从开始数后一个数往后枚举，然后判断其是不是循环数，如果是就输出退出。
HAMMING CODES 海明码
T技术沙龙
10-27 2192
http://acm.sdibt.edu.cn/JudgeOnline/problem.php?id=2324 题目大意：（如题） 输入输出：（如题） 解题思路： 简单搜索。按递增顺序搜索要求的n个数，然后跟前面的数判断距离是否大于d，找到的一组解即为最小的。 注意： 1.0在每组数据里面都出现。 2.b给出了搜索的最大值：2^b-1。 3.计算两个数a,b的距离，只要计算a^b的
2.2.1 PREFACE NUMBERING 序言页码
T技术沙龙
10-27 1573
http://acm.sdibt.edu.cn/JudgeOnline/problem.php?id=2325 题目大意：（如题） 输入输出：（如题） 解题思路： 1.用打表法将每个数N（1 2.枚举。从千位开始枚举，一直枚举到个位为止，每次判断减掉那个数之后剩下的数是否还不小于0。如果不小于则继续，反之结束。 3.减小代码的方法。 (1) 10进制数到罗马数字的转换表： stri
The SN74LV165A device is a parallel-load, 8-bit shift registers designed for 2 V to 5.5 V VCC operation. When the device is clocked, data is shifted toward the serial output QH. Parallel-in access to each stage is provided by eight individual direct data inputs that are enabled by a low level at the shift/load (SH/ LD) input. The ’LV165A devices feature a clock-inhibit function and a complemented serial output, Q H. Clocking is accomplished by a low-to-high transition of the clock (CLK) input while SH/ LD is held high and clock inhibit (CLK INH) is held low. The functions of CLK and CLK INH are interchangeable. Since a low CLK and a low-to-high transition of CLK INH accomplishes clocking, CLK INH must be changed to the high level only while CLK is high. Parallel loading is inhibited when SH/ LD is held high. The parallel inputs to the register are enabled while SH/ LD is held low, independently of the levels of CLK, CLK INH, or SER. This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the devices when they are powered down.根据这段说法inhibit需要保持多少时间
最新发布
07-19
<think>我们正在讨论SN74LV165A芯片的时钟抑制（clock-inhibit）功能时序要求。根据数据手册，时钟抑制功能由CLK INH引脚控制，当CLK INH为高电平时，时钟信号（CLK）被抑制，即时钟的上升沿不会触发移位操作。下面我将详细解释其时序要求。 关键点： 1. CLK INH信号的电平控制：当CLK INH为高电平时，禁止CLK时钟的移位功能；当CLK INH为低电平时，允许CLK时钟的移位功能。 2. 时序要求：主要关注建立时间（setup time）和保持时间（hold time）以确保正确操作。 根据数据手册（TI SN74LV165A datasheet, SCLS515C – DECEMBER 2002 – REVISED MARCH 2023）[^1]，关于CLK INH的时序要求如下： - 建立时间（Setup Time）：CLK INH信号必须在时钟（CLK）上升沿之前保持稳定的一段时间。具体来说，CLK INH的建立时间（t_su）是指CLK INH信号在CLK上升沿到来之前必须保持稳定的最小时间。数据手册中给出的典型值为： $$ t_{su}(CI) = 10 \text{ ns} \quad (\text{在 } V_{CC}=3.3V, T_A=25^\circ C \text{ 条件下}) $$ - 保持时间（Hold Time）：CLK INH信号在时钟上升沿之后需要继续保持稳定的时间。数据手册中给出的保持时间（t_h）为： $$ t_{h}(CI) = 3 \text{ ns} \quad (\text{在 } V_{CC}=3.3V, T_A=25^\circ C \text{ 条件下}) $$ 此外，还需要注意CLK INH信号与并行加载信号（SH/LD）之间的关系。当SH/LD为低电平时，芯片处于并行加载模式，此时CLK和CLK INH的状态不影响加载。当SH/LD变为高电平时，芯片进入移位模式，此时CLK和CLK INH开始起作用。 因此，在SH/LD从低电平变为高电平（即释放并行加载，进入移位模式）后，CLK INH信号需要满足相对于第一个CLK上升沿的建立和保持时间。 时序图说明： 1. 在并行加载阶段（SH/LD为低电平），数据被加载到内部寄存器。 2. SH/LD变为高电平后，芯片进入移位模式。此时，第一个CLK上升沿到来之前，CLK INH必须已经稳定为有效电平（低电平允许移位，高电平禁止移位）至少t_su(CI)时间。 3. 在CLK上升沿之后，CLK INH必须保持稳定至少t_h(CI)时间。 注意：CLK INH可以在移位过程中随时改变，但必须满足相对于每个CLK上升沿的建立和保持时间。如果CLK INH在某个时钟周期为高电平，则该时钟上升沿被忽略，不会发生移位。 另外，数据手册还给出了其他相关时序参数，如时钟频率（最大25MHz）和时钟高/低电平的持续时间等，但这里我们主要关注CLK INH的时序。 总结时序要求： - 建立时间：CLK INH必须在CLK上升沿之前至少10ns（在3.3V，25°C下）稳定。 - 保持时间：CLK INH必须在CLK上升沿之后至少3ns（在3.3V，25°C下）保持稳定。 注意：这些时间参数会随着供电电压和温度的变化而变化，具体设计时应参考数据手册中的最小/最大值表格。 引用： [^1]: Texas Instruments, SN74LV165A Datasheet (SCLS515C – DECEMBER 2002 – REVISED MARCH 2023), Section 6.3 (Timing Requirements) and Figure 1 (Timing Diagram). 下面我将用Mermaid流程图描述使用CLK INH的典型操作流程： ```mermaid graph TD A[开始] --> B[SH/LD=0: 并行加载数据] B --> C[SH/LD=1: 进入移位模式] C --> D{CLK INH=?} D -->|CLK INH=0| E[允许移位: 在CLK上升沿移位] D -->|CLK INH=1| F[禁止移位: 忽略CLK上升沿] E --> G[移位完成?] F --> H[保持当前状态] G -->|否| D G -->|是| I[结束] H --> D ``` §§相关问题§§ 1. SN74LV165A的CLK INH引脚是否可以悬空？ 2. 如何通过CLK INH功能实现多片SN74LV165A的级联？ 3. 在移位过程中，如果CLK INH由低变高，会对输出有什么影响？ 4. SN74LV165A的最大时钟频率是多少？ 5. 温度对SN74LV165A的时序参数有什么影响？</think>### SN74LV165A时钟抑制功能时序要求详解 SN74LV165A的时钟抑制功能由CLK INH引脚控制，当CLK INH为高电平时，内部时钟被禁止，此时CLK脉冲不会触发移位操作。以下是关键时序参数（基于3.3V供电，25°C条件）[^1]： #### 核心时序要求 1. **建立时间（Setup Time）** CLK INH信号必须在CLK上升沿前保持稳定的最小时间： $$ t_{su}(CI) = 10 \text{ ns} $$ 2. **保持时间（Hold Time）** CLK INH信号在CLK上升沿后需保持稳定的最小时间： $$ t_h(CI) = 3 \text{ ns} $$ 3. **时钟脉冲宽度** - CLK高电平最小宽度：$ t_w(CLKH) = 10 \text{ ns} $ - CLK低电平最小宽度：$ t_w(CLKL) = 10 \text{ ns} $ #### 工作时序图解 ```mermaid timeline title CLK INH控制时序（单位：ns） section CLK INH=0 (允许移位) CLK上升沿 : 0： 移位发生 section CLK INH=1 (禁止移位) CLK上升沿前10ns : CLK INH必须稳定为高 CLK上升沿 : 10： 移位被抑制 CLK上升沿后3ns : CLK INH保持高电平 ``` #### 功能控制逻辑 | CLK状态 | CLK INH状态 | 移位寄存器行为 | |---------|------------|---------------| | ↑（上升沿） | 0 | 执行移位操作 | | ↑（上升沿） | 1 | **抑制移位** | | ×（任意） | 0 | 准备移位 | | ×（任意） | 1 | 保持当前状态 | #### 设计注意事项 1. **信号稳定性** 当需要抑制时钟时，CLK INH必须在CLK上升沿前至少10ns置高，并在上升沿后保持3ns以上[^2]。 2. **级联应用** 在多芯片级联时，CLK INH可同步控制所有器件： $$ t_{su}(CI)_{\text{总}} = t_{su}(CI) + t_{\text{布线延迟}} $$ 3. **电压影响** 5V供电时时序裕量更宽松： $$ t_{su}(CI)_{5V} \approx 7 \text{ ns}, \quad t_h(CI)_{5V} \approx 2 \text{ ns} $$ 4. **温度影响** 高温环境（85°C）需增加20%时序裕量： $$ t_{su}(CI)_{高温} = 12 \text{ ns} $$ #### 典型应用场景 - 暂停数据采集系统 - 多设备同步控制 - 低功耗模式切换 - 数据流精确对齐 > 引用说明： > [^1]: TI SN74LV165A Datasheet (SCLS515C) Table 6.3 Timing Requirements > [^^2]: Section 7.4 Functional Timing Diagrams
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

T技术沙龙

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值