PCIe PHY layer：Link training过程的LTSSM状态机跳转

最新推荐文章于 2025-05-19 20:20:54 发布
原创 最新推荐文章于 2025-05-19 20:20:54 发布 · 2.2w 阅读 · 147 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#PCIe #LTSSM #PHY #Link training

本文详细介绍了PCIe链路训练和状态机（LTSSM）的工作过程，包括Detect、Polling、Configuration、Recovery和L0等状态的转换。在Link训练中，TS序列用于对齐、参数交换，EIOS和EIEOS确保电气空闲状态的正确进出。LTSSM的状态转换涉及 lane对齐、阻抗检测、速率切换和宽度协商等关键步骤，确保PCIe链路的稳定和高效通信。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

  1. TS(Training Sequences)用于初始化bit align，symbol align，exchange PHY parameter。TS1主要检测PCIe链路配置信息，TS2确认TS1的检测结果
  2. EIOS(Electrical Idle Ordered Set Sequence)，Tx进入Electrical Idle之前，必须发送EIOS，Electrical Idle状态下Tx差分电压接近0mV
  3. EIEOS(Electrical Idle Exit Ordered Set)，在发TS1之前或linking training过程中会时不时发送一段低频的IEOS，用于Rx端的Electrical Idle exit circuitry可以检测到电路离开Electrical Idle状态
  4. FTS(Fast Training Sequence)序列主要使接受Rx重新获得bit/symbol lock
  5. SKIP序列，进行时钟补偿，补偿300ppm的漂移，PHY发送一定数量个字符之后必须发送SKIP序列，Elastic Buffer收到SKIP序列之后要补偿相差
  6. Receiver Detect序列，用于识别Rx是否上电，因为Rx上电阻抗50欧姆，不上电则有kΩ级别，发送一个脉冲波形，通过检测电流大小能检测到对端是否有设备
  7. Link Training and Status State Machine (LTSSM)
  8. Detect：检测远端阻抗以确定是否有设备
    a) Detect.Quiet时，Tx处于Electrical Idle状态，LinkUp清0，以及其他复位动作
    b) 只要有lane退出Electrical Idle，就进入Detect.Active，此时双方检测对端阻抗，确定是对端否有设备
    c) 只要有某条/几条lane的双方均检测到对端有Rx，则进入Polling，其他没有检
最低0.47元/天 解锁文章

200万优质内容无限畅学
PCIE相关问题收集（持续更新）
m0_61703043的博客
07-01 4392
以寄快递为例，我们说过寄快递时，想真正发到目的地的是TLP，而DLLP相当于快递员为了保证自己工作的有效性而做的快递工作者之间传递的消息。快递员上门收到你的快递并打包好之后，因为他一个小区收了120个快递，等他回到公司和货车交接时，如果仅仅是把快递(TLP)放到车上运走，那么如何保证货物完整和安全呢？非转发事务按照分割事务的方法处理，请求者发情TLP请求给接受者，然后，接受者返回完成TLP给请求者，通知请求者说明自己已经接受到了请求TLP。2.DLLP（数据链路层包）和TLP（事务层）之间的关系。
PCIE调试笔记理解--link training succeed
u011393762的博客
05-17 2754
PCIE链路 training，主要是PCIE IPcore物理层自动进行的，用户能干预的地方很少。但是可以通过测试LTSSM这个状态机输出的状态判断 training succeed是否成功。假如板卡物理条件和CPU驱动正常条件下，只要配置好IPcore的时钟和复位，Link training succeed一般会成功(其他原因，能力有效还没有遇到)！！！ 以EP4CGX50器件生成PCIE HARD core为例，记录调试过程： 1. 生成IP core 参考时钟 refclk=100MHz.
PCIE的LTSSM状态机跳转详解
打工人的天堂
05-09 715
跳转条件：双方成功交换TS1和TS2，则此时已经实现了位锁定和符号锁定，才能检测出特定序列，协商出支 持最高速率(Gen x);跳转条件：EQ参数收敛，即信号眼图质量满足要求；作用：读取当前的LTSSM状态(比如0x3表示Polling状态)；若是发现信号质量眼图不足，进入Recoverty状态进行EQ；：实现位锁定、符号锁定、极性翻转-->协商出GEN几；失败：若EQ无法收敛，则进入Detect状态；5.L0状态-->Recovery状态。4.Recovery-->L0状态；ltssm状态机图如下。
【笔记】PCIe LTSSM 状态转移
MangoPapa
04-17 2万+
为了便于日常 debug LTSSM，记录 一般正常 情况下 LTSSM 的状态转移情况，供个人查阅及诸位参考。
pcie phy电气层（PCS）详解gen1、2 （rx）
u012780083的博客
05-19 1266
注：推荐大家查看英文原版，笔者大部分内容也为翻译；
PCIe扫盲——PCIe总线物理层入门
kunkliu的博客
06-29 3544
转载地址：http://blog.chinaaet.com/justlxy/p/5100053261 前面的文章简单的介绍了一些关于PCIe总线事务层（Transaction Layer）和数据链路层（Data Link Layer）的一些基本概念。这篇文章来继续聊一聊PCIe总线的最底层——物理层（Physical Layer）。在PCIe Spec中，物理层是被分为两个部分单独介绍的，分别是...
PCIe 是如何发现对端设备的：Receiver Detect
程序员仓库
04-19 1万+
PCIe 总线是一种端到端的总线，即总线的两端连接了分别连接了一个 PCIe 设备。那么，这两个设备上电之后是怎么发现对面的另一个设备的？对于 Root Complex 或者 Switch ，它们是如何知道自己的 downstream port 上有没有连接其他设备？ 对于 PCIe Endpoint，它们又如何知道自己的 upstream port 有没有被正确的连接到 Root Complex 或者 Switch 上？ 这些问题的答案就是：Receiver Detect。 Receiver Detect
PCIE链路训练-状态机跳转
juvenilexhq的博客
11-23 1799
一旦dsp收到了usp发送的必须数量的TS1（至少两个连续的TS1），明确了链路宽度之后，DSP 会更新一些必须的内部状态，发送通道编号不为填充字符的TS1，并立刻转为 Configuration.Lanenum.Wait 状态，等待 USP 确认通道编号分配。如果一个链路可以由多个link num和非pad TS1的通道合并组成，并且它们接收到两个连续 TS1，其中链路编号相等，通道编号非pad，那么usp应该在可行的情况下，发送通道编号相同的TS1表示接受分配，或者在必要的时候回应不同的编号值提议。
新思的pcie控制器ltssm状态机跳转过程
最新发布
06-17
我们正在讨论新思科技（Synopsys）PCIe控制器的LTSSM（LinkTrainingandStatusStateMachine）状态机跳转流程。LTSSM是PCIe链路训练的核心状态机，负责链路的初始化、训练和状态管理。根据引用[2]中提到的POLL_CONFIG...
PCIe物理层链路训练和初始化（详细）总结附图文解析-PCIe专题知识（三）
Luckiers的博客
05-04 1万+
本文主要介绍PCIe物理层链路训练和链路初始化的详细过程。物理层实现了链路训练（Link Training）和链路初始化（Link Initialization）的功能，这一般是通过链路训练状态机（Link Training and Status State Machine，LTSSM）来完成的主要流程为上电后两侧根据PCIe总线协议进入LTSSM流程;该过程是一套硬件自动化的流程，链路双方自动协商速率和宽度，调节发送和接收参数，从而达到最佳信号质量。1、初始状态，探测对方是否存在。
浅析PCIe链路LTSSM状态机
热门推荐
存储随笔
01-07 7万+
  我们知道，在PCIe链路可以正常工作之前，需要对PCIe链路进行链路训练，在这个过程中，就会用LTSSM状态机。LTSSM全称是Link Training and Status State Machine。这个状态机在哪里呢？它就在PCIe总线的物理层之中。 LTSSM状态机涵盖了11个状态，包括Detect, Polling, Configuration, Recovery, L0,...
第5代PCIe技术PCIe 5.0详解
大隐隐于野
11-28 1万+
尽管 PCIe 4.0 的最终版本是在几年前的 2017 年 6 月完成的，但必备的第 4 代组件的商业化一直持续到 PCIe 5.0 发布日期之后。由于 PCIe 已集成到当今使用的几乎所有类型的计算系统中，PCI Express 5.0 的共生客户和供应链基础设施包括电子、计算、数据存储和电子商务行业中的许多世界上最大的公司。新的 PCI Express 5.0 规范中描述的替代协议也需要全面的测试支持，因为这种改进的多功能性现在允许其他协议利用成熟的 PCIe 物理层堆栈。
PCIe专题学习——5.0（总线电源管理）
笨蛋大乌龟的博客
08-24 3673
之前我们讲了对PCIe的一些基础概念作了一个宏观的介绍，了解了PCIe是一种封装分层协议（packet-based layered protocol),主要包括事务层（Transaction layer), 数据链路层（Data link layer)和物理层（Physical layer）一：电源管理PCIe总线的电源管理包括两方面的内容：一是基于软件控制的电源管理机制，这部分与PCI总线兼容；二是基于硬件控制的电源管理机制, 不需要Host端软件口控制，PCIe链路自主管理。
PCIe5.0均衡简介（整理版）
m0_53559277的博客
01-17 8353
pcie5.0 均衡 equalization
【CXL协议-FlexBus 物理层（6）】
Summer的博客
03-18 2450
在初始链路训练期间，逻辑PHY在PCIe模式下工作，在训练至2.5 GT/s后，根据备用模式协商的结果，在适当的情况下切换到CXL模式。在接收端，Flex Bus物理层对Flex Bus链路上接收的数据进行串并转换，并将其转换为适当的格式，以转发到PCIe链路层或ARB/MUX。对于CXL.io，如果TLP在flit边界上结束，且没有额外的CXL.io数据包要发送，但接收端仍然需要随后的EDB（EnD Bad）指示，或IDLE flit，或DLLP，以在处理TLP之前确认此TLP是完好的还是无效的。
PCIE switch与device不link问题
技术交流部落的博客
08-20 1万+
PCIE链路在没有link之前TX会发送detect信号，当link之后就不再发送。 所以，首先使用示波器测量PCIE SWITCH和device的PCIE TX端，查看是否有detect信号发出，经多次测量没有抓到device的detect波形，能够抓到PCIE SWITCH的detect波形。 下图为PCIE SWITCH PCIE_TX发出的detect信号。 由此可以判断devi...
【毅力挑战】PCIe 每日一问一答（2022.03 归档）
MangoPapa
03-08 2万+
【毅力挑战】PCIe 每日一问一答（2022.03 归档）
PCIe常见问题定位 与错误类型
wlf_go的博客
07-17 1万+
AER 即 Advanced Error Reporting高级错误报告，是PCIe高级特性，用于报告PCIe 错误信息，是PCIe RAS特性最重要的部分，本文从PCIe AER协议、固件、linux内核实现讲述PCIe AER知识。
PCIe LTSSM 之 Detect 状态
程序员仓库
04-22 6848
Detect 状态由 Detect.Quiet、Detect.Active 两个子状态组成。该状态的主要功能是检测 PCIe 链路的对端是否有 PCIe 设备存在，如果存在，一共使用了多少可用的 Lane 资源。 1. Detect.Quiet Detect.Quiet 状态是上电之后或者复位（Function Level Reset 除外）的初始状态，并且协议要求必须在复位之后的 20 ms 内进入 Detect.Quiet 状态。 PCIe 设备进入 Detect.Quiet 状态时，其发送逻辑 TX
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值