PCIe PHY layer：Link training过程的LTSSM状态机跳转

最新推荐文章于 2025-05-19 20:20:54 发布
原创 最新推荐文章于 2025-05-19 20:20:54 发布 · 2.2w 阅读 · 147 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#PCIe #LTSSM #PHY #Link training

本文详细介绍了PCIe链路训练和状态机（LTSSM）的工作过程，包括Detect、Polling、Configuration、Recovery和L0等状态的转换。在Link训练中，TS序列用于对齐、参数交换，EIOS和EIEOS确保电气空闲状态的正确进出。LTSSM的状态转换涉及 lane对齐、阻抗检测、速率切换和宽度协商等关键步骤，确保PCIe链路的稳定和高效通信。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

  1. TS(Training Sequences)用于初始化bit align，symbol align，exchange PHY parameter。TS1主要检测PCIe链路配置信息，TS2确认TS1的检测结果
  2. EIOS(Electrical Idle Ordered Set Sequence)，Tx进入Electrical Idle之前，必须发送EIOS，Electrical Idle状态下Tx差分电压接近0mV
  3. EIEOS(Electrical Idle Exit Ordered Set)，在发TS1之前或linking training过程中会时不时发送一段低频的IEOS，用于Rx端的Electrical Idle exit circuitry可以检测到电路离开Electrical Idle状态
  4. FTS(Fast Training Sequence)序列主要使接受Rx重新获得bit/symbol lock
  5. SKIP序列，进行时钟补偿，补偿300ppm的漂移，PHY发送一定数量个字符之后必须发送SKIP序列，Elastic Buffer收到SKIP序列之后要补偿相差
  6. Receiver Detect序列，用于识别Rx是否上电，因为Rx上电阻抗50欧姆，不上电则有kΩ级别，发送一个脉冲波形，通过检测电流大小能检测到对端是否有设备
  7. Link Training and Status State Machine (LTSSM)
  8. Detect：检测远端阻抗以确定是否有设备
    a) Detect.Quiet时，Tx处于Electrical Idle状态，LinkUp清0，以及其他复位动作
    b) 只要有lane退出Electrical Idle，就进入Detect.Active，此时双方检测对端阻抗，确定是对端否有设备
    c) 只要有某条/几条lane的双方均检测到对端有Rx，则进入Polling，其他没有检
最低0.47元/天 解锁文章

200万优质内容无限畅学
【PCIe 总线及设备入门学习专栏 5.3.1 -- PCIe PHY firmware load | trainning | link up 区别与联系】
CodingCos的博客
01-15 1176
Firmware 加载是基础，完成后才能进入链路初始化流程。Training是确保信号传输可靠的关键阶段。Link Up标志着链路成功建立，开始支持数据传输。三者紧密配合，共同实现从硬件准备到高速通信的完整链路初始化过程。
RK3588平台开发系列讲解（PCIe开发篇3)
whm128的博客
04-24 2823
最后测试复位信号与电 源的时序是否与此设备的spec冲突。有的switch，如ASM2812，不论port的下游是否有设备，都会如下⾯log所⽰，申请2MB的 32-bit BAR空间。根据lspci结果我们可以看到，bus 12的switch下的2/3/a/b这四个port下⾯并⽆设备， 但却额外占⽤了总共8MB的32-bit BAR空间，导致正常设备的32-bit BAR资源不够分配。其可能的因素是低功耗⽀持异常，或可能是外设对于⾮Gen1的RC⽀持 存在问题，亦或者是其他类型的模块⼯作异常。
PCIE的LTSSM状态机跳转详解
打工人的天堂
05-09 720
跳转条件：双方成功交换TS1和TS2，则此时已经实现了位锁定和符号锁定，才能检测出特定序列，协商出支 持最高速率(Gen x);跳转条件：EQ参数收敛，即信号眼图质量满足要求；作用：读取当前的LTSSM状态(比如0x3表示Polling状态)；若是发现信号质量眼图不足，进入Recoverty状态进行EQ；：实现位锁定、符号锁定、极性翻转-->协商出GEN几；失败：若EQ无法收敛，则进入Detect状态；5.L0状态-->Recovery状态。4.Recovery-->L0状态；ltssm状态机图如下。
【笔记】PCIe LTSSM 状态转移
MangoPapa
04-17 2万+
为了便于日常 debug LTSSM，记录 一般正常 情况下 LTSSM 的状态转移情况，供个人查阅及诸位参考。
pcie phy电气层（PCS）详解gen1、2 （rx）
u012780083的博客
05-19 1274
注：推荐大家查看英文原版，笔者大部分内容也为翻译；
PCIe扫盲——PCIe总线物理层入门
kunkliu的博客
06-29 3545
转载地址：http://blog.chinaaet.com/justlxy/p/5100053261 前面的文章简单的介绍了一些关于PCIe总线事务层（Transaction Layer）和数据链路层（Data Link Layer）的一些基本概念。这篇文章来继续聊一聊PCIe总线的最底层——物理层（Physical Layer）。在PCIe Spec中，物理层是被分为两个部分单独介绍的，分别是...
PCIe 是如何发现对端设备的：Receiver Detect
程序员仓库
04-19 1万+
PCIe 总线是一种端到端的总线，即总线的两端连接了分别连接了一个 PCIe 设备。那么，这两个设备上电之后是怎么发现对面的另一个设备的？对于 Root Complex 或者 Switch ，它们是如何知道自己的 downstream port 上有没有连接其他设备？ 对于 PCIe Endpoint，它们又如何知道自己的 upstream port 有没有被正确的连接到 Root Complex 或者 Switch 上？ 这些问题的答案就是：Receiver Detect。 Receiver Detect
PCIe专题学习——5.0（总线电源管理）
笨蛋大乌龟的博客
08-24 3681
之前我们讲了对PCIe的一些基础概念作了一个宏观的介绍，了解了PCIe是一种封装分层协议（packet-based layered protocol),主要包括事务层（Transaction layer), 数据链路层（Data link layer)和物理层（Physical layer）一：电源管理PCIe总线的电源管理包括两方面的内容：一是基于软件控制的电源管理机制，这部分与PCI总线兼容；二是基于硬件控制的电源管理机制, 不需要Host端软件口控制，PCIe链路自主管理。
PCIE相关问题收集（持续更新）
m0_61703043的博客
07-01 4395
以寄快递为例，我们说过寄快递时，想真正发到目的地的是TLP，而DLLP相当于快递员为了保证自己工作的有效性而做的快递工作者之间传递的消息。快递员上门收到你的快递并打包好之后，因为他一个小区收了120个快递，等他回到公司和货车交接时，如果仅仅是把快递(TLP)放到车上运走，那么如何保证货物完整和安全呢？非转发事务按照分割事务的方法处理，请求者发情TLP请求给接受者，然后，接受者返回完成TLP给请求者，通知请求者说明自己已经接受到了请求TLP。2.DLLP（数据链路层包）和TLP（事务层）之间的关系。
PCIe PHYMAC--LTSSM详细讲解
maxwell2ic的博客
08-22 9043
Phy layer框图 Byte striping of Tlp（transaction layer package），dllp（data link layer package），os（ordered set） 下面是典型的tlp，dllp，os的格式。 Ltssm Detect 检测电气连接 Pipe_txdetrx，差分线波形 检测端接阻抗，以确定是否有电气连接 Polling 实现bit lock Polling.active tx在gen1速率下至少发1024个ts1，让对端rx实现b
PCIe LTSSM详解：链路训练与状态机
"本文主要对PCI Express (PCIe) 的链路训练和状态机(LTSSM)进行了总结，探讨了PCIe链路初始化、训练过程中的关键概念，包括位锁定、符号锁定、块锁定、链路宽度、lane反转、极性反转、链路数据速率以及Ordered Set等...
PCIE链路训练-状态机跳转
juvenilexhq的博客
11-23 1804
一旦dsp收到了usp发送的必须数量的TS1（至少两个连续的TS1），明确了链路宽度之后，DSP 会更新一些必须的内部状态，发送通道编号不为填充字符的TS1，并立刻转为 Configuration.Lanenum.Wait 状态，等待 USP 确认通道编号分配。如果一个链路可以由多个link num和非pad TS1的通道合并组成，并且它们接收到两个连续 TS1，其中链路编号相等，通道编号非pad，那么usp应该在可行的情况下，发送通道编号相同的TS1表示接受分配，或者在必要的时候回应不同的编号值提议。
PCIe物理层链路训练和初始化（详细）总结附图文解析-PCIe专题知识（三）
Luckiers的博客
05-04 1万+
本文主要介绍PCIe物理层链路训练和链路初始化的详细过程。物理层实现了链路训练（Link Training）和链路初始化（Link Initialization）的功能，这一般是通过链路训练状态机（Link Training and Status State Machine，LTSSM）来完成的主要流程为上电后两侧根据PCIe总线协议进入LTSSM流程;该过程是一套硬件自动化的流程，链路双方自动协商速率和宽度，调节发送和接收参数，从而达到最佳信号质量。1、初始状态，探测对方是否存在。
浅析PCIe链路LTSSM状态机
热门推荐
存储随笔
01-07 7万+
  我们知道，在PCIe链路可以正常工作之前，需要对PCIe链路进行链路训练，在这个过程中，就会用LTSSM状态机。LTSSM全称是Link Training and Status State Machine。这个状态机在哪里呢？它就在PCIe总线的物理层之中。 LTSSM状态机涵盖了11个状态，包括Detect, Polling, Configuration, Recovery, L0,...
第5代PCIe技术PCIe 5.0详解
大隐隐于野
11-28 1万+
尽管 PCIe 4.0 的最终版本是在几年前的 2017 年 6 月完成的，但必备的第 4 代组件的商业化一直持续到 PCIe 5.0 发布日期之后。由于 PCIe 已集成到当今使用的几乎所有类型的计算系统中，PCI Express 5.0 的共生客户和供应链基础设施包括电子、计算、数据存储和电子商务行业中的许多世界上最大的公司。新的 PCI Express 5.0 规范中描述的替代协议也需要全面的测试支持，因为这种改进的多功能性现在允许其他协议利用成熟的 PCIe 物理层堆栈。
PCIE调试笔记理解--link training succeed
u011393762的博客
05-17 2754
PCIE链路 training，主要是PCIE IPcore物理层自动进行的，用户能干预的地方很少。但是可以通过测试LTSSM这个状态机输出的状态判断 training succeed是否成功。假如板卡物理条件和CPU驱动正常条件下，只要配置好IPcore的时钟和复位，Link training succeed一般会成功(其他原因，能力有效还没有遇到)！！！ 以EP4CGX50器件生成PCIE HARD core为例，记录调试过程： 1. 生成IP core 参考时钟 refclk=100MHz.
PCIe5.0均衡简介（整理版）
m0_53559277的博客
01-17 8358
pcie5.0 均衡 equalization
【CXL协议-FlexBus 物理层（6）】
Summer的博客
03-18 2452
在初始链路训练期间，逻辑PHY在PCIe模式下工作，在训练至2.5 GT/s后，根据备用模式协商的结果，在适当的情况下切换到CXL模式。在接收端，Flex Bus物理层对Flex Bus链路上接收的数据进行串并转换，并将其转换为适当的格式，以转发到PCIe链路层或ARB/MUX。对于CXL.io，如果TLP在flit边界上结束，且没有额外的CXL.io数据包要发送，但接收端仍然需要随后的EDB（EnD Bad）指示，或IDLE flit，或DLLP，以在处理TLP之前确认此TLP是完好的还是无效的。
PCIE switch与device不link问题
技术交流部落的博客
08-20 1万+
PCIE链路在没有link之前TX会发送detect信号，当link之后就不再发送。 所以，首先使用示波器测量PCIE SWITCH和device的PCIE TX端，查看是否有detect信号发出，经多次测量没有抓到device的detect波形，能够抓到PCIE SWITCH的detect波形。 下图为PCIE SWITCH PCIE_TX发出的detect信号。 由此可以判断devi...
新思的pcie控制器ltssm状态机跳转过程
最新发布
06-17
<think>我们正在讨论新思科技（Synopsys）PCIe控制器的LTSSM（LinkTrainingandStatusStateMachine）状态机跳转流程。LTSSM是PCIe链路训练的核心状态机，负责链路的初始化、训练和状态管理。根据引用[2]中提到的POLL_CONFIG状态，我们可以推断LTSSM包含多个状态，并且状态跳转遵循严格的协议规范（PCIeBaseSpecification）。由于SynopsysPCIe控制器是商业IP，其具体实现细节可能未完全公开，但我们可以基于PCIe规范（如PCIeBaseSpecification4.0）和行业通用实践，详细描述LTSSM的标准状态机跳转流程。以下内容结合了PCIe规范[^2]和典型实现。###LTSSM状态机概述LTSSM包含11个主要状态（根据PCIeBaseSpec5.0，状态略有增加，但核心状态不变）：1.**Detect**：检测对端设备的存在和链路宽度。2.**Polling**：进行位锁定、符号锁定和通道极性反转。3.**Configuration**：配置链路宽度和通道映射。4.**Recovery**：重新训练链路（速率改变、均衡等）。5.**L0**：正常工作状态。6.**L0s/L1/L2**：低功耗状态。7.**HotReset**：热复位状态。8.**Loopback**：环回测试状态。9.**Disable**：禁用状态。下面重点描述从链路初始化到L0状态的标准跳转流程（即上电或复位后的训练过程）。###详细跳转流程（从Detect到L0）####1.**Detect状态**-**目的**：检测对端设备是否存在及确定有效通道（Lane）。-**子状态**：-**Detect.Quiet**：静默状态，持续12ms（T_quiet_timeout），检测通道是否空闲（无信号）。-**Detect.Active**：主动发送检测信号（差分电压），持续12ms（T_detect_active_timeout），检测对端设备。-**跳转条件**：-若在Detect.Quiet期间检测到信号，跳至Polling。-若在Detect.Active期间检测到对端设备，跳至Polling。-否则，返回Detect.Quiet[^2]。####2.**Polling状态**-**目的**：实现位锁定（BitLock）和符号锁定（SymbolLock），并处理通道极性反转（PolarityInversion）。-**子状态**：-**Polling.Active**：主动发送TS1序列（TrainingSequence1），同时尝试锁定接收数据。-**Polling.Configuration**：发送TS2序列（TrainingSequence2），准备进入配置状态。-**关键过程**（引用[2]描述）：-在Polling.Active中，发送1024字节的TS1序列（每个通道独立）。-当收到连续8个有效的TS1序列（满足SPEC4.2.6.2.1条件）后，进入Polling.Configuration。-在Polling.Configuration中发送TS2序列，作为进入下一状态的握手信号[^2]。-**跳转条件**：-成功完成位/符号锁定且收到足够TS1后，跳至Configuration。####3.**Configuration状态**-**目的**：配置链路宽度（LinkWidth）和通道映射（LaneMapping）。-**子状态**：-**Configuration.Linkwidth.Start**：协商链路宽度（发送带链路宽度信息的TS1/TS2）。-**Configuration.Linkwidth.Accept**：确认链路宽度。-**Configuration.Lanenum.Accept**：确认通道编号映射。-**Configuration.Complete**：完成配置，准备进入L0。-**跳转条件**：-双方协商一致后，跳至L0状态。####4.**L0状态**-**目的**：正常工作状态，传输数据TLP/DLLP。-**行为**：-若需要重新训练（如速率切换、均衡调整），跳至Recovery状态。-若进入低功耗模式，跳至L0s/L1等状态。####5.**Recovery状态**-**触发条件**：链路需要重新训练（如速率切换、信号质量下降）。-**行为**：重新执行位锁定、符号锁定和通道配置（类似Polling+Configuration）。-**跳转条件**：-重新训练成功，返回L0。###Synopsys控制器实现差异-**速度优化**：Synopsys控制器可能在状态跳转中引入超时机制（如Detect状态超时缩短）。-**均衡训练**：在Polling/Recovery状态中，可能包含更复杂的均衡训练算法（如CTLE/DFE调整）。-**调试接口**：提供LTSSM状态寄存器，供用户读取当前状态（如`RC_PORT_LTSSM_STATE`寄存器）。###状态跳转图```mermaidstateDiagram-v2[*]-->DetectDetect-->Polling:检测到对端设备Polling-->Configuration:完成位/符号锁定Configuration-->L0:完成链路配置L0-->Recovery:需要重新训练Recovery-->L0:重新训练成功L0-->L0s:进入低功耗L0s-->Recovery:退出低功耗```>注：完整跳转路径包含所有子状态，此处仅展示核心路径。详细流程参考PCIeBaseSpecChapter4.2[^2]。###验证方法1.**波形调试**：使用Verdi抓取LTSSM状态寄存器信号，按方法1转换为状态名称（如`POLLING.ACTIVE`）。2.**寄存器读取**：通过配置空间寄存器`Offset0x114`（PCIeCapability结构）读取当前状态。###相关问题1.如何通过Verilog代码强制触发LTSSM状态跳转（如从L0跳至Recovery）？2.LTSSM状态机在Gen4/Gen5速率训练中有哪些新增子状态？3.SynopsysPCIe控制器如何配置LTSSM的超时参数？</think>### 新思科技 PCIe 控制器 LTSSM 状态机跳转流程详解 LTSSM（Link Training and Status State Machine）是 PCIe 链路训练的核心状态机，负责管理物理层的链路初始化、速率协商和状态维护。新思科技 PCIe 控制器的实现严格遵循 PCIe 规范（如 PCIe 4.0/5.0），其 LTSSM 包含 11 个主状态和多个子状态。以下是关键状态跳转流程： --- #### 1. **Detect 状态（链路检测）** - **目的**：检测对端设备是否存在 - **子状态**： - **Detect.Quiet**：静默等待 12ms（$T_{\text{quiet\_timeout}}$），监测 Rx 信号 - **Detect.Active**：主动发送差分信号（持续 12ms） - **跳转条件**： - 检测到信号 → 进入 **Polling** 状态 - 超时未检测到 → 返回 **Detect.Quiet** --- #### 2. **Polling 状态（链路协商）** - **目的**：实现位锁定（Bit Lock）和符号锁定（Symbol Lock） - **关键过程**（引用[2]描述）： 1. 发送 **1024 字节 TS1**（训练序列1） 2. 检测是否满足： - 连续收到 8 个有效 TS1 - 满足 SPEC 4.2.6.2.1 条件（如 Lane 极性反转） 3. 发送 **TS2 序列**（训练序列2）作为握手信号 - **子状态**： - **Polling.Active**：主动发送 TS1 - **Polling.Configuration**：发送 TS2 准备跳转 - **跳转条件**： - 成功交换 TS1/TS2 → 进入 **Configuration** 状态 - 协商失败 → 返回 **Detect** --- #### 3. **Configuration 状态（链路配置）** - **目的**：确定链路宽度（Link Width）和 Lane 映射 - **关键过程**： 1. 交换 **TS1 with Lane Numbers** 2. 协商双方支持的链路宽度（如 x1/x4/x8） 3. 确认 Lane 极性（Polarity Inversion）和映射关系 - **子状态**： - **Configuration.Linkwidth.Start**：发起宽度协商 - **Configuration.Lanenum.Accept**：确认 Lane 编号 - **跳转条件**： - 配置成功 → 进入 **L0**（工作状态） - 配置失败 → 进入 **Recovery** 或 **Detect** --- #### 4. **L0 状态（正常工作）** - **目的**：数据传输状态 - **行为**： - 发送/接收数据 TLP（Transaction Layer Packet） - 定期发送 SKP 有序集维持时钟同步 - **跳转条件**： - 链路质量下降 → 进入 **Recovery** - 电源管理事件 → 进入 **L0s/L1** --- #### 5. **Recovery 状态（链路恢复）** - **触发条件**： - 速率切换（如 Gen3→Gen4） - 均衡器重训练（Equalization） - 链路错误恢复 - **关键过程**： 1. 发送 **EQ TS1**（均衡训练序列） 2. 重新协商速率和均衡参数 3. 验证 BER（误码率）达标 - **跳转条件**： - 恢复成功 → 返回 **L0** - 恢复失败 → 进入 **Detect** --- #### 6. **其他关键状态** | **状态** | **功能** | **跳转目标** | |----------------|----------------------------------|--------------------------| | **L0s/L1** | 低功耗状态 | L0（收到唤醒信号） | | **Hot Reset** | 热复位（触发对端复位） | Detect（复位完成后） | | **Loopback** | 环回测试模式 | L0（测试完成） | | **Disable** | 强制禁用链路 | Detect（使能后） | --- ### 状态跳转全景图 ```mermaid stateDiagram-v2 [*] --> Detect Detect --> Polling： 检测到设备 Polling --> Configuration： 完成TS1/TS2交换 Configuration --> L0： 配置成功 L0 --> Recovery： 链路质量下降/速率切换 Recovery --> L0： 恢复成功 Recovery --> Detect： 恢复失败 L0 --> L0s： 进入低功耗 L0s --> Recovery： 退出低功耗 Configuration --> Hot Reset： 配置冲突 Hot Reset --> Detect ``` --- ### 调试方法（基于新思控制器） 1. **寄存器监控**： - 读取 `LTSSM_STATE` 寄存器（通常位于 `0x000_0114`） ```verilog // 示例：读取状态寄存器 assign ltssm_state = pcie_cfg[31:26]; // 6-bit状态编码 ``` 2. **波形调试**： - 抓取 `ltssm_state` 信号，使用 Verdi 的 Enumerated Literal 功能显示状态名（需正确定义状态编码） 3. **错误诊断**： - `RECOVERY` 状态超时 → 检查均衡参数（`EQ_CTRL` 寄存器） - `CONFIGURATION` 卡死 → 验证 Lane 极性设置（`LANE_POLARITY_INV`） > 注：新思控制器通常在 PHY 层集成 LTSSM 硬核，状态跳转时序参数可通过 `PCIe_CORE_CFG` 寄存器配置[^2]。 --- ### 相关问题 1. 新思 PCIe 控制器在 Recovery 状态中的均衡训练算法具体如何实现？ 2. 如何通过寄存器强制触发 LTSSM 状态跳转（如从 L0 跳至 Recovery）？ 3. 在 PCIe Gen5 模式下，LTSSM 状态机增加了哪些新子状态？ 4. 如何通过 Verdi 波形实时监测 LTSSM 状态跳转序列？
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值