Nand Flash介绍

最新推荐文章于 2024-11-27 22:37:03 发布

martree

最新推荐文章于 2024-11-27 22:37:03 发布

阅读量2k

点赞数

分类专栏：硬件基础 s3c2410开发板相关 2410启动文章标签： flash command byte alignment behavior function

本文链接：https://blog.youkuaiyun.com/martree/article/details/3313186

版权

2410启动同时被 3 个专栏收录

6 篇文章

订阅专栏

硬件基础

1 篇文章

订阅专栏

s3c2410开发板相关

1 篇文章

订阅专栏

2410开发板支持nand flash和nor flash启动，但是u-boot没有支持nand flash，只能自己修改代码。vivi bootload支持nand flash启动。
rel="File-List" href="file:///C:%5CDOCUME%7E1%5Czhw%5CLOCALS%7E1%5CTemp%5Cmsohtml1%5C01%5Cclip_filelist.xml">

rel="File-List" href="file:///C:%5CDOCUME%7E1%5Czhw%5CLOCALS%7E1%5CTemp%5Cmsohtml1%5C01%5Cclip_filelist.xml"> 我先摘录一段对Nor和Nand flash区别的几条总结：

    NOR flash采用位读写，因为它具有sram的接口，有足够的引脚来寻址，可以很容易的存取其内部的每一个字节。
    NAND flash使用复杂的I/O口来串行地存取数据。8个引脚用来传送控制、地址和数据信息（复用）。NAND的读和写单位为512Byte的页，擦写单位为32页的块。
    ● NOR的读速度比NAND稍快一些。
    ● NAND的写入速度比NOR快很多。
   ● NAND的4ms擦除速度远比NOR的5s快。
   ● 大多数写入操作需要先进行擦除操作。
   ● NAND的擦除单元更小，相应的擦除电路更少。
    在NOR器件上运行代码不需要任何的软件支持，在NAND器件上进行同样操作时，通常需要驱动程序，也就是内存技术驱动程序(MTD)，NAND和NOR器件在进行写入和擦除操作时都需要MTD。

再来看看Nand flash自身的特点：
    Nand Flash的数据是以bit的方式保存在memory cell中，一般来说，一个cell 中只能存储一个bit。这些cell 以8个或者16个为单位，连成bit line，形成所谓的byte(x8)/word(x16)，这就是NAND Device的位宽。
    多个line（多个位宽大小的数据）会再组成Page。我使用的Nand flash是三星的K 9F 1208U 0M ，从datesheet上得知，此flash每页528Bytes（512byte的Main Area + 16byte的Spare Area)，每32个page形成一个Block(32*528B)。具体一片flash上有多少个Block视需要所定。我所使用的k 9f 1208U 0M 具有4096个block，故总容量为4096*（32*528B）=66MB，但是其中的2MB（Spaer Area）是用来保存ECC校验码等额外数据的，故实际中可使用的为64MB。
    Nand flash以页（512Byte）为单位读写数据，而以块（16KB）为单位擦除数据。按照这样的组织方式可以形成所谓的三类地址：
    ● Column Address：列地址，地址的低8位
    ● Page Address ：页地址
    ● Block Address ：块地址
    对于NAND Flash来讲，地址和命令只能在I/O[7:0]上传递，数据宽度也是8位，这导致在读写指定地址的数据时，地址是分4次传递的（3次右移），见后文。
    s 3c 2410这个处理器之所以可以直接从Nand flash启动，是因为CPU内置了4KB的片内SRAM，手册上称作“Steppingstone”。板子上电复位之后，CPU会自动将Nand flash的前4KB代码拷贝到片内SRAM中去执行（此过程是靠硬件实现的，见datasheet图Figure 6-1. NAND Flash Controller Block Diagram），这也是导致从Nor和Nand启动后的内存映射不同的原因。所以，vivi的stage1代码head.S必须要小于4KB，其中实现基本的CPU初始化等工作，并且要实现把自身拷贝到SDRAM中，之后的stage2就实现复杂功能。

下面具体看一下如何读写这块Nand flash：
从s 3c 2410的datasheet上得知，Nand flash的操作通过NFCONF、NFCMD、NFADDR、NFDATA、NFSTAT和NFECC这六个寄存器来完成，并且列出操作Nand flash的4个步骤：

NAND FLASH MODE CONFIGURATION
1. Set NAND flash configuration by NFCONF register.
2. Write NAND flash command onto NFCMD register.
3. Write NAND flash address onto NFADDR register.
4. Read/Write data while checking NAND flash status by NFSTAT register. R/nB signal should be checked before read operation or after program operation.

-------------------------------------------------------------------------------------------

NFCONF

地址：0x4E000000

NFCMD

地址：0x4E000004

[15:8]:resevered

[7:0] :nand flash memory command value

nand flash的所有命令

rel="File-List" href="file:///C:%5CDOCUME%7E1%5Czhw%5CLOCALS%7E1%5CTemp%5Cmsohtml1%5C01%5Cclip_filelist.xml">

Function	1st. Cycle	2nd. Cycle	3rd. Cycle	Acceptable Command during Busy
Read 1	00h/01h⁽¹⁾	-	-
Read 2	50h	-	-
Read ID	90h	-	-
Reset	FFh	-	-	O
Page Program (True)⁽²⁾	80h	10h	-
Page Program (Dummy)⁽²⁾	80h	11h	-
Copy-Back Program(True)⁽²⁾	00h	8Ah	10h
Copy-Back Program(Dummy)⁽²⁾	03h	8Ah	11h
Block Erase	60h	D0h	-
Multi-Plane Block Erase	60h----60h	D0h	-
Read Status	70h	-	-	O
Read Multi-Plane Status	71h⁽³⁾	-	-	O

rel="File-List" href="file:///C:%5CDOCUME%7E1%5Czhw%5CLOCALS%7E1%5CTemp%5Cmsohtml1%5C01%5Cclip_filelist.xml">

NOTE : 1. The 00h command defines starting address of the 1st half of registers.

The 01h command defines starting address of the 2nd half of registers.

After data access on the 2nd half of register by the 01h command, the status pointer is automatically moved to the 1st half register(00h) on the next cycle.

2. Page Program(True) and Copy-Back Program(True) are available on 1 plane operation.

Page Program(Dummy) and Copy-Back Program(Dummy) are available on the 2nd,3rd,4th plane of multi plane operation. 3. The 71h command should be used for read status of Multi Plane operation.

Caution : Any undefined command inputs are prohibited except for above command set of Table 1.

NFADDR

地址：0x4E000008

[15:8]:resevered

[7:0] :nand flash memory command value

NFDATA

地址：0x4E00000C

[15:8]:resevered

[7:0] :nand flash memory date value

NFSTAT

地址：0x4E000010

[16:1]:resevered

[0]:RnB read/busy status

0:busy

1:ready for operation

NFECC

地址：0x4E000014

-------------------------------------------------------------------------------------------

下面结合vivi源码来详细的分析具体如何操作这6个寄存器来完成以上4个步骤来完成读过程：
先要初始化Nand flash，紧接着复位一下：

void reset_nand()
{
    int i=0;
    NFCONF &= ~0x800;    /* 现在真正使用Nand flash，bit[11]要置0，与初始化时相反 */
        for(; i<10; i++);
    NFCMD = 0xff;    //reset command

/* 复位命令。NFCMD寄存器只用到低8位（bit[7:0]）。
K 9F 1208U 0M手册中列出了针对此块flash的各种命令，见Table 1. Command Sets。vivi/include/mtd/nand.h更直观的列出了各种命令 */
    wait_idle();
}

/* 初始化NAND Flash */
/* NFCONF设定为0xf830，作用是使能Nand flash控制器、初始化ECC、Nand flash片选信号nFCE=1(inactive，真正使用时再让它等于0)、设置TACLS、TWRPH0、TWRPH1。
TACLS、 TWRPH0、TWRPH1这三个参数是控制Nand flash信号线CLE/ALE和写控制信号nWE的时序关系的，要参照具体的flash芯片手册来设置。我这个是K 9F 1208U 0M ，在表“AC Timing Characteristics for Command / Address / Data Input”中可以看到：
CLE setup Time = 0 ns，CLE Hold Time = 10 ns，
ALE setup Time = 0 ns，ALE Hold Time = 10 ns，
WE Pulse Width = 25 ns
可以计算，即使在HCLK=100MHz的情况下，TACLS+TWRPH0+TWRPH1=6/100 uS=60 ns，也是可以满足NAND Flash K 9F 1208U 0M 的时序要求的。*/
void init_nand()
{
    NFCONF = 0xf830;//自己对照手册
    reset_nand();
}

初始化Nand flash之后，就可以把stage2的main函数代码拷贝到SDRAM中去执行，当然之前已经配置好了SDRAM。以上工作都是在stage1阶段（片内SRAM中）完成的，之后就可以读写Nand flash了。
下面分析读操作的实现，贴上vivi/s 3c 2410/nand_read.c源码：

#include <config.h>

#define __REGb(x)    (*(volatile unsigned char *)(x))
#define __REGi(x)    (*(volatile unsigned int *)(x))
#define NF_BASE        0x4e000000
#define NFCONF        __REGi(NF_BASE + 0x0)
#define NFCMD        __REGb(NF_BASE + 0x4)
#define NFADDR        __REGb(NF_BASE + 0x8)
#define NFDATA        __REGb(NF_BASE + 0xc)
#define NFSTAT        __REGb(NF_BASE + 0x10)

#define BUSY 1
inline void wait_idle(void) {
    int i;

/* NFSTAT：只用到位0，0-busy，1-ready */
    while(!(NFSTAT & BUSY))
      for(i=0; i<10; i++);
}

#define NAND_SECTOR_SIZE    512      /* Nand flash是以512Byte为单位来读写的 */
#define NAND_BLOCK_MASK     (NAND_SECTOR_SIZE - 1)

/* low level nand read function */
/* 下面的读过程严格按照2410手册上的顺序 */
int nand_read_ll(unsigned char *buf, unsigned long start_addr, int size)
{
    int i, j;

    if ((start_addr & NAND_BLOCK_MASK) || (size & NAND_BLOCK_MASK)) {
        return -1;    /* invalid alignment */
    }

/* chip Enable */
/* 对应第一条：1. Set NAND flash configuration by NFCONF register. */
    NFCONF &= ~0x800;
    for(i=0; i<10; i++);

    for(i=start_addr; i < (start_addr + size);) {
      /* READ0 */
/* 对应第二条：2. Write NAND flash command onto NFCMD register. */
      NFCMD = 0;

      /* Write Address */
/* 对应第三条：3. Write NAND flash address onto NFADDR register.
*NFADDR寄存器也只用到低八位来传输，所以需要分4次来写入一个完整的32位地址，需要注意后3次的移位操作
*/
      NFADDR = i & 0xff;
      NFADDR = (i >> 9) & 0xff;
      NFADDR = (i >> 17) & 0xff;
      NFADDR = (i >> 25) & 0xff;

/* 对应第四条：4. Read/Write data while checking NAND flash status by NFSTAT register.
一个地址对应512个字节数据。所以，由于8bit位宽的限制，每次读取8位（1个字节），共读512次得到1页512Byte数据
*/
      wait_idle();
      for(j=0; j < NAND_SECTOR_SIZE; j++, i++) {
        *buf = (NFDATA & 0xff);
        buf++;
      }
    }

/* chip Disable */
/* 读写完毕需要禁止Nand flash ，与开始相对应*/
    NFCONF |= 0x800;    /* chip disable */

    return 0;
}