高通常用缩写

【ACR】Access control register
【AMSS】Advanced Mobile Subscriber Software
【APPS PBL】Application Processor Primary Boot Loader
【APQ】Application Processor Qualcomm
【APSS】Applications processor subsystem

【ASM】Anntena Switch Module

【BAM】Bus Access Manager

【BIMC】Bus integrated memory controller

【BLOB】Binary Large Object

【BLSP】BAM Low-Speed Peripherals

【BSP】Board support package
【CDT】Configuration Data Table,包含CDB0: platform info信息和CDB1: DDR配置参数
【CE】Crypto engine
【CV】customer visit
【DCVS】Dynamic clock and voltage scaling
【DDR】Double data rate
【DPC】Deferred procedure call
【EDL】Emergency Download
【FFA】Form Factor Accurate
【FFBM】fast factory boot mode
【FLCB】Fast Low Current Boot
【FSG】A golden file system有点不对劲
【HDET】High Power Detector有点不对劲
【Hexagon TCM】把Hexagon处理器用作紧耦合存储器,从软件角度,紧耦合存储器是一种物理内存,它的功能与一般内存没有什么差异。但是从硬件角度来说,紧耦合存储器能够从芯片中获得低延时的访问。
【IPO】instant power on
【L2 TCM】Tightly-Coupled Memory,紧耦合内存
【KDF】Key derivation function
【LPM】Low-power mode
【LPASS】Low power audio subsystem
【MBA】Modem Boot Authenticator
【MDM】Mobile Data Modem
【MDSS】Mobile display subsystem
【MMSS】Multimedia subsystem
【Modem PBL】Modem Primary Boot Loader
【modemst】modem efs partition有点不对劲
【MP】Modem processor
【MPM】MSM power manager
【MPQ】Media Processor Qualcomm
【MPSS】Modem peripheral subsystem software
【MSA】Modem Self-Authentication
【MSS】Modem subsystem两种解释,这个是来自高通文档
【MSS】Mobile Subscriber Software移动用户软件
【MVBAR】Monitor vector base address register
【NoC】Network-on-Chip片上网络是一种针对多核SoC设计的新型片上通信架构。对于传统共享总线通信结构中存在的延迟、通信性能瓶颈以及设计效率问题,NoC提供了一种新的片上通信结构解决方案。 
【OCMEM】On-chip memory
【PBM】Phonebook Manager
【PHK】Primary hardware key
【PIL】Peripheral image loader
【PMI】Primary Modem Image
【PnP】Plug and Play
【PRNG】Pseudorandom number generator
【QCA】Qualcomm Atheros
【QFE】Qualcomm Front-end
【QHEE】Qualcomm Hypervisor Execution Environment
【QRIB】QuAC reinitialization block
【QSAPPS】Qualcomm secure applications
【QSC】Qualcomm Single Chip
【QSD】Qualcomm Snapdragon
【QSEE】Qualcomm Secure Execution Environment
【QuAC】Qualcomm Access Control
【RFFE】Radio Frequency Front-end
【RPM】Resource Power Manager是高通MSM平台另外加的一块芯片,虽然与AP芯片打包在一起,但其是一个独立的ARM Core。之所以加这个东西,就是要控制整个电源相关的shared resources,比如ldo,clock。负责与SMP,MPM交互进入睡眠或者唤醒整个系统。
【RPM_FW】Resource Power Manager Firmware
【RTR】Radio Transceiver
【SAC】Secure access control
【SBL】Secondary Boot Loader
【SCM】Secure channel manager
【SDI】System Debug Image
【SFR】Subsystem RestartFailure Reason
【SFS】Secure file system
【SGI】Software Generated Interrupt
【SHK】Secondary hardware key
【SMC】Secure monitor call
【SMEM】shared memory
【SMMU】System memory management unit
【SoC】Systemon Chip
【SRLTE】Simultaneous  Radio and LTE
【SSD】Secure software download
【SSR】Subsystem Restart
【SURF】Subscriber Unit Reference Platform
【TLMM】Top-Level Mode Multiplexer,MSM TLMM pinmux controller,Qualcomm MSM integrates a GPIO and Pin mux/config hardware, (TOP Level Mode Multiplexer in short TLMM). It controls the input/output settings on the available pads/pins and also provides ability to multiplex and configure the output of various on-chip controllers onto these pads. The pins are also of different types, encapsulating different functions and having differing register semantics.
【TZ】ARM TrustZone
【TZBSP】TrustZone board support package
【VMIDMT】Virtual machine ID mapping table
【UniPro】Universal Protocol
【VBIF】video bus interface
【VFE】Video front-end
【WCD】wafer codec/decodec
【WCN】wireless connectivity network
【WCNSS】Wireless connectivity subsystem
【WTR】Wafer Transceiver
【XPU】Embedded Memory Protected Unit


附录:高通平台名相关
【CDP】Core Development Platform
【MTP】Modem Test Platform
【MSM】Mobile Station Modem
【QRD】Qualcomm Reference Design高通参考设计
<think>好的,我现在要回答用户关于Verilog中常、常低、脉冲和低脉冲的缩写表示方法的问题。首先,我需要回忆Verilog的基本语法和相关规范。 用户提到的是“常、常低、脉冲和低脉冲”,这些术语在Verilog中通常用于描述信号的驱动状态和脉冲特性。根据引用[1],逻辑电路中的四种状态包括逻辑0、1、X和Z,这可能与信号的驱动有关。常和常低应该对应持续的电平或低电平,即逻辑1和0。而脉冲和低脉冲可能指信号从低到到低的瞬态变化。 接下来,缩写方面,Verilog中常用的驱动赋值方式包括连续赋值(assign)和过程赋值(always块)。根据引用[2],assign语句用于组合逻辑,而always块可以处理更复杂的组合逻辑或时序逻辑。对于常和常低,通常使用assign语句直接赋值1'b1或1'b0。例如,assign signal = 1'b1; 表示常缩写可能就是直接使用这些常量。 对于脉冲信号,脉冲可能是指上升沿触发的脉冲,低脉冲则是下降沿。在Verilog中,边沿检测通常使用posedge和negedge关键字。比如,在always块中使用@(posedge clk)来检测上升沿,这可能与脉冲相关。而低脉冲可能对应negedge触发的信号。 另外,引用[3]提到同步处理的重要性,特别是跨时钟域的信号。虽然用户的问题不直接涉及同步,但脉冲信号的处理可能需要考虑同步问题,比如单比特脉冲的同步方法是否正确。这可能影响脉冲信号的稳定性和正确性,但用户当前的问题更关注缩写和表示方法,这部分可能暂时不需要深入讨论。 总结一下,常和常低在Verilog中直接使用1'b1和1'b0表示,而脉冲和低脉冲可能涉及边沿触发,使用posedge和negedge。需要确认是否有通用的缩写形式,比如HP(High Pulse)和LP(Low Pulse),但Verilog标准中可能没有这些缩写,而是通过语法结构来表示。比如,通过always @(posedge signal)表示对脉冲的响应,或者生成一个周期的电平脉冲。 可能还需要考虑测试平台中如何生成脉冲信号,比如使用initial块和延时控制来产生特定宽度的脉冲。例如,生成一个脉冲可以写: initial begin signal = 1'b0; #10 signal = 1'b1; #10 signal = 1'b0; end 这可能生成一个持续10个时间单位的脉冲。 此外,关于驱动强度,Verilog中是否有其他的表示方式?比如强驱动、弱驱动等,但用户的问题可能不涉及这部分,主要集中在常、常低和脉冲的表示。 最后,需要确保回答符合用户的要求,使用中文,结构清晰,正确使用LaTeX格式,并生成相关问题。同时,引用相关的参考资料,如引用[1]中的逻辑状态和引用[2]中的assign与always的用法。</think>Verilog中常、常低、脉冲和低脉冲的缩写及表示方法如下: ### 1. **常(Constant High)** - **表示方法**:使用逻辑值`1'b1`直接赋值,或在组合逻辑中通过`assign`语句实现。 ```verilog assign signal_high = 1'b1; // 常信号 ``` - **缩写**:通常直接使用`1'b1`表示,无特定缩写形式[^1]。 ### 2. **常低(Constant Low)** - **表示方法**:使用逻辑值`1'b0`赋值,或在组合逻辑中通过`assign`语句实现。 ```verilog assign signal_low = 1'b0; // 常低信号 ``` - **缩写**:直接使用`1'b0`表示[^1]。 ### 3. **脉冲(High Pulse)** - **表示方法**:通过边沿触发或时序逻辑生成,常用`posedge`检测上升沿。 ```verilog always @(posedge clk) begin if (condition) pulse_high <= 1'b1; // 生成脉冲 else pulse_high <= 1'b0; end ``` - **缩写**:无标准缩写,但可通过`posedge`或`pulse_high`命名体现[^2]。 ### 4. **低脉冲(Low Pulse)** - **表示方法**:通过`negedge`检测下降沿,或时序逻辑控制信号跳变。 ```verilog always @(negedge clk) begin if (condition) pulse_low <= 1'b0; // 生成低脉冲 else pulse_low <= 1'b1; end ``` - **缩写**:类似脉冲,常用`negedge`或`pulse_low`命名表示[^2]。 --- ### 关键注意事项 - **组合逻辑与时序逻辑**:常/常低多用`assign`语句(组合逻辑),而脉冲需结合时序逻辑(如`always @(posedge/negedge)`)[^2]。 - **同步处理**:若脉冲信号需跨时钟域,需通过同步器(如双触发器)避免亚稳态[^3]。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值