SPI 与 eSPI

1、SPI的概念
SPI 全称为 Serial Peripheral Interface，中文翻译为串行外设接口。SPI是一种高速的、全双工的、同步的通信总线。其在芯片上只占四个引脚，分别为SCLK（时钟）、MISO（master data in）、MOSI（master data out）、CS（chip select）。

2、通信协议
SPI通信为主从结构，可以是一主一从，也可以是一主多从结构。主机需要给从机发送消息时，先把CS拉低，然后同时输送时钟和数据。这里还要注意，不同的设备有不同的时钟极性配置（CPOL），不同的时钟极性配置，它的空闲条件和读写条件是不一样的。如下图所示：

当CPOL=0时，SCLK=0时，处于空闲状态；
当CPOL=1时，SCLK=1时，处于空闲状态；

普通的串行通信每次传输至少要传送8bit，但SPI可以一位一位的传，因为Master控制着SCLK，随时都可以关掉CLK。下面用两张图简单展示数据传输的过程。假设主机SBuffer=0XAA，从机SBuffer=0X55；

这里假设配置CPOL=0，即上升沿时主机发送从机接收，下降沿时从机发送主机接收。SPI工作在全双工状态，经过8个时钟后，主从的SBuff里的数据互相转换了。

3、SPI缺点：不具备流控制，也不具有反馈机制。

初识eSPI

1、LPC 简介
LPC （Low Pin Count）通信总线，Intel于1997年9月29日公布。，是一款能取代IBM公司开发的ISA总线的通信总线。

LPC虽传输速度慢，但特别适合慢速外设与PCH之间的通信实现，常见适用于Supper IO/ EC/BMC/80Port Debug Card,S I/O 是面向Desktop flatform，EC是面向Notebook flatform，而BMC是面向Server flatform。

LPC缺点：
1）LPC总线规定定义了7个必需信号和6个可选信号，总共需要占用处理器13个引脚，再加上芯片组和EC/BMC/SIO之间数量众多的sideband信号，管脚资源紧张的系统架构急需一种占用硬件管脚更少的总线通信方式；
2）LPC现有的实现都是基于3.3V IO电平，不利于低功耗设计；
3)LPC总线时钟固定为33MHz，总线数据吞吐量最高只能到133Mbps，已经成为了系统的数据瓶颈。

2、eSPI的概念
2016年，Intel又推出新一代总线接口规范eSPI(Enhanced Serial Peripheral)
eSPI总线借鉴和复用了SPI总线的电气时钟规范，但是在协议层使用了全新的定义，所以二者无论是从功能还是从应用上完全是两码事，请大家不要单纯因为名字类似就混淆。除了全面兼容LPC总线的作用和功能外，eSPI总线还把OOB（out of band）的SMBUS和SideBand的GPIO都转化给可以在eSPI Bus上传递的In Band Message，除此以外，还可以和chipset实时共享flash。eSPI BUS与Chipset的连接示意图如下：