<?xml version="1.0" encoding="utf-8" ?><rss version="2.0"><channel><title><![CDATA[m0_74128362的博客]]></title><description><![CDATA[]]></description><link>https://blog.youkuaiyun.com/m0_74128362</link><language>zh-cn</language><generator>https://blog.youkuaiyun.com/</generator><copyright><![CDATA[Copyright &copy; m0_74128362]]></copyright><item><title><![CDATA[ubuntu绑定端口]]></title><link>https://blog.youkuaiyun.com/m0_74128362/article/details/151333043</link><guid>https://blog.youkuaiyun.com/m0_74128362/article/details/151333043</guid><author>m0_74128362</author><pubDate>Mon, 08 Sep 2025 21:40:04 +0800</pubDate><description><![CDATA[由于最近需要用到usb转四路485模块，由于网上相关资料较少，总结了以下方法来绑定端口。假如对rules的编写疑惑可以直接询问ai。首先在etc/udev/rules.d目录下创建规则文件。]]></description><category></category></item><item><title><![CDATA[计算机网络-网络层知识点]]></title><link>https://blog.youkuaiyun.com/m0_74128362/article/details/147894466</link><guid>https://blog.youkuaiyun.com/m0_74128362/article/details/147894466</guid><author>m0_74128362</author><pubDate>Mon, 12 May 2025 13:34:40 +0800</pubDate><description><![CDATA[网络层的主要任务就是将分组从源主机经过多个网络和多段链路传输到目的主机，可以将该任务划分为和两种重要的功能。就是指导报文转发的路径信息，可以将一个网段的数据包转发到另外的一个网段。首先需要有具备路由功能的网络设备都来进行路由转发。该网络设备通过选择该报文匹配的路由，然后通过进行路由转发。路由信息可以通过直连、静态、动态路由获取。​。]]></description><category></category></item><item><title><![CDATA[ZYNQ-fpga学习（三）锁存器的设计]]></title><link>https://blog.youkuaiyun.com/m0_74128362/article/details/137911035</link><guid>https://blog.youkuaiyun.com/m0_74128362/article/details/137911035</guid><author>m0_74128362</author><pubDate>Thu, 18 Apr 2024 20:44:04 +0800</pubDate><description><![CDATA[根据由与非门组成的 RS 锁存器的逻辑定律，RD 和 SD 都同时等于 1的话，锁存器的输出端 Q 将维持原状态不变。当控制端 C=1 时，如果此时 D=0，SD 就等于 1，RD就等于 0，根据 RS 锁存器的逻辑规律，电路的结果就为 0 状态；如果 D =1，那么 RD 就等于 1，SD 也就 等于 0，锁存器的结果就为 1 状态。该电路主要是由两个部分组成，第一个部分是由 G1、G2 两个 与非门组成的 RS 锁存器，第二个部分是由 G3、G4 两个与非门组成的控制电路。]]></description><category></category></item><item><title><![CDATA[ZYNQ-fpga学习（二）decoder的设计]]></title><link>https://blog.youkuaiyun.com/m0_74128362/article/details/137880317</link><guid>https://blog.youkuaiyun.com/m0_74128362/article/details/137880317</guid><author>m0_74128362</author><pubDate>Wed, 17 Apr 2024 17:39:43 +0800</pubDate><description><![CDATA[fpga学习]]></description><category></category></item><item><title><![CDATA[ZYNQ-fpga学习（一）MUX的设计]]></title><link>https://blog.youkuaiyun.com/m0_74128362/article/details/137778937</link><guid>https://blog.youkuaiyun.com/m0_74128362/article/details/137778937</guid><author>m0_74128362</author><pubDate>Mon, 15 Apr 2024 15:35:04 +0800</pubDate><description><![CDATA[ZYNQ-fpga学习]]></description><category></category></item></channel></rss>