MSI设计一个1位二进制全减器

已于 2022-09-07 22:31:14 修改
阅读量1w 收藏 106
点赞数 26
分类专栏： 数据逻辑 文章标签： 大数据
于 2022-06-29 10:23:56 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/m0_71606941/article/details/125514697
版权
本文介绍了如何利用T4138 3线-8线译码器设计一个1位二进制全减器，详细阐述了全减器的工作原理和逻辑功能，并通过真值表和逻辑函数化简展示了实际电路图。实验仿真文件链接提供，帮助读者理解并验证设计。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

利用3线-8线译码器设计一个1位二进制全减器（可附加与非门）

全减器是两个二进制的数进行减法运算时使用的一种运算单元，最简单的全减器是采用本位结果和借位来显示，二进制中是借一当二，所以可以使用两个输出变量的高低电平变化来实现减法运算。

T4138是一个3线-8线译码器，它是一种通用译码器，其逻辑符号如图2-5所示，表2-2是其功能表。其中，A2、A1、A0是地址输入端，Y0、Y1、…、Y7是译码输出端，S1、S2、S3是使能端

译码器的每一路输出，实际上是地址码的一个最小项的反变量，利用其中一部分输出端输出的与非关系，也就蛇们相应最小项或逻辑表达式，能方便地实现逻辑函数

全减器是两个二进制的数进行减法运算时使用的一种运算单元，最简单的全减器是采用本位结果和借位来显示，二进制中是借一当二，所以可以使用两个输出变量的高低电平变化来实现减法运算。

同时，全减器可以采用74LS138三线—八线译码器实现。

真值表：

 

Ci表示来自低位的借位，F为本位输出，Co为向上借位，Y为译码器输出位

化简逻辑函数可得实际电路图：

最小项表达式，利用逻辑函数的基本公式，可以把一个逻辑函数化成若干个最小项之和的形式。

仿真结果 ：

 实验仿真文件：

https://download.youkuaiyun.com/download/m0_71606941/85820288

 

【FPGA】Verilog：二进制并行加法器 | 超前进位 | 实现 4 位二进制并行加法器和减法器 | MSI/LSI 运算电路
有道无术, 术尚可求。有术无道, 止于术。
12-04 3739
被加数和加数的各位能同时并行到达各位的输入端，而各位全加器的进位输入则是按照由低位向高位逐级串行传递的，各进位形成一个进位链。
用Verilog HDL实现一位二进制全减器
m0_51459299的博客
01-11 6391
一位二进制全减器设计 首先我们来看一位全减器的真值表： 其中：a（被减数），b（减数），c（低位是否向本位借位），d_out（本位运算结果），c_in（本位是否向高位借位） a b c d_out c_in 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 输出逻辑函数如下： d_out=(a)^(b)^(c); c_in=a'(b^c)+bc; (
一位二进制全减器（低频电子线路）
10-13
一位二进制全减器（低频电子线路） 大家一起 学习
74LS138设计一位二进制全减器
热门推荐
重恩的博客
03-26 9万+
1） 首先我们要知道什么是全减器，先弄懂全减器。 全减器真值表如图。下面来讲解一下这个全减器。 这里的Ci A B是输入信号，Co D 是输出信号。这个非常重要。 表中字符含义 Ci ：表示来自低位的借位，很多人第一次不懂低位来的进位是什么意思，你可以这样想，先考虑咱们常见的十进制减法。这里只是计算某一位数相减，可能有两种情况。1）减数小于被减数，需要向高位借位，那么问题就来了，向高位借位后...
实验二 使用MSI设计全减器
智珂的博客
09-21 8991
使用一个3线-8线译码器74138和与非门设计一个1位二进制全减器，画出设计逻辑图，检测并记录电路功能。
1位全减器设计
05-08
一个一位全减器的VHDL设计的程序代码 在eda设计的
MSI 3-8译码器设计一个1位二进制全减器
06-29
利用3线-8线译码器设计一个1位二进制全减器（可附加与非门） T4138是一个3线-8线译码器，它是一种通用译码器，其逻辑符号如图2-5所示，表2-2是其功能表。其中，A2、A1、A0是地址输入端，Y0、Y1、…、Y7是译码输出端...
数电multisim仿真 MSI 组合功能件的应用(全减器设计)
05-22
使用一个 3 线-8 线译码器和与非门设计一个 1 位二进制全减器，画出设计逻辑图，检 测并记录电路功能。
MSI 3-8译码器实现1位二进制全减器设计
资源摘要信息:"MSI 3-8译码器设计一个1位二进制全减器" 在数字电路设计中，利用标准的MSI（中规模集成电路）元件来实现特定功能的组合逻辑电路是基础技能之一。本例中，将介绍如何使用3线-8线译码器设计1位二进制全...
十进制加减可逆计数器设计详解及实现
设计方案部分，作者提出两种主要的设计思路：一是手控自动加减计数器，即用户手动输入脉冲控制计数方向，二是自控可逆方式计数器，通过内部逻辑自动切换计数的正向和反向。设计过程包括选择合适的集成电路和元件，如...
一位二进制全加/减器设计
12-07
library ieee; use ieee.std_logic_1164.all; entity addt is port (ain,bin,cin :in std_logic; cout,sum :out std_logic); end entity addt; architecture fd1 of addt is component h_adder port(a,b: in std_logic; co,so:out std_logic); end component; component or2a port(a,b:in std_logic; c:out std_logic); end component; signal d,e,f :std_logic; begin u1:h_adder port map(a=>ain,b=>bin,co=>d,so=>e); u2:h_adder port map(a=>e,b=>cin,co=>f,so=>sum); u3:or2a port map(a=>d,b=>f,c=>cout); end architecture fd1;
设计一个全减器，FPGA组合逻辑电路
12-14
设计一个全减器，FPGA组合逻辑电路
一位全加全减器,数字电路实验,华中科技大学
03-08
一位全加全减器,数字电路实验,华中科技大学
3线8线译码器74HC138&门电路设计一位二进制全减器电路
HopesunIce的博客
05-11 7万+
74HC138&门电路设计一位全减器电路          这个是数电课本上的一个习题   （上课效率基本为0  所以只能下课 自己学点   所有的课程都是 这样  ）刚明白这个题目 写下来 也让自己加深一下理解  也希望可以帮助到大家   哈哈     首先你得知道什么是全减器才能知道怎么做吧  Hopesun 和大家一起来说一下 全减器的真值表如下图：   没找到好图  
使用3-8译码器实现全减器（Verilog详细解析设计篇）
最新发布
weixin_66634995的博客
09-13 3542
使用3-8译码器和必要的逻辑门实现全减器，全减器接口图如下，A是被减数，B是减数，Ci是来自低位的借位，D是差，Co是向高位的借位。逻辑真值表中，输入信号的每种组合对应着一个输出端的高电平信号，即输出端为高电平(1) 时认为该输出端有输出信号。当然，根据有需要也可以定义输出端为低电平(0) 时认为该输出端有输入信号，此时称输出端低电平有效。
组合逻辑电路：一位全减器设计
TENET_T的博客
01-06 3万+
一位全减器设计 1.逻辑抽象 确定输入变量：被减数Ai，减数Bi，低位向本位的借位Ci 由这三个变量我们就可以知道本位差Di以及本位向高位的借位Ci+1。（根据二进制数减法规律） 比如输入变量Ai=0,Bi=1,Ci=1, 0被借走1之后-1显然不够减，到高位借1，所以输出的本位到高位的借位Ci+1就是1，二进制数中向高位借1当成2，再被低位借走1就是1，1-1=0，所以本位差Dn=0 由此规律得到真值表。 2.逻辑函数式 由得到的真值表写出输出变量的逻辑函数式 分别画出Ci+1与D
【EDA技术】 实验一 利用半减器设计一位全减器
佐左佑右同学的博客
10-20 1万+
以全减器为基本硬件，构成串行借位的8位减法器，要求用例化语句来完成此项设计（减法运算是 x – y - sun_in = diffr）。（1）首先设计半减器，然后用例化语句将它们连接起来，图1中h_suber是半减器，diff是输出差，s_out是借位输出，sub_in是借位输入。解决办法：检查问题1是否已经解决，解决后关闭软件，以管理员身份启动软件，再次仿真。（3）利用软件对设计内容进行仿真调试，得到正确运行结果。（2）分析设计任务，根据任务要求完成设计内容。（1）熟悉EDA软件，并能熟练使用。
Basic Server设置动态IP
qq_45769990的博客
09-09 1万+
1.首先新建一个basic server 虚拟主机 2.输入账户 密码 此密码 输入时看不见 正常输入即可 3.输入 ifconfig 查看当前配置网络 3.输入 vi /etc/sysconfig/network-scripts/ifcfg-eth0 编辑信息 3.1 输入i进入编辑模式 把onboot改为yes 按ESC键 然后输入：wq 保存并退出 3.2输入 cat /etc/sysconfig/network-scripts/ifcfg-eth0查看信息 3.3确认无误,重启网关 输
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Thunder02

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值