- 博客(4)
- 收藏
- 关注
原创 硬件课程设计 16位 RISC模型机设计 硬布线 (简略半成品)
实际上可以把流程图进一步压缩,以达到一个机器周期执行一条指令,这样逻辑分析可以大大简化。数逻忘完了,以及VHDL不熟,代码还有大问题。键盘输入“INPUT”->RD。
2024-11-01 20:45:18
1289
原创 FPGA、VHDL 基于RISC-V格式的16位位缩模型机设计
功能:R[rd] = sext(M[R[rs1] + sext(offset)][15:0]),半字加载,从地址 R[rs1] + sign-extend(offset)读取16位数据,写入R[rd]功能:M[R[rs1] + sext(offset) = R[rs2][15: 0],将 R[rs2]的16位数据存入内存地址 R[rs1]+sign-extend(offset)。功能:R[rd] = R[rs1] + R[rs2],把寄存器 R[rs2] 加寄存器 R[rs1],结果写入 R[rd]。
2024-10-24 19:06:52
1950
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人