- 博客(26)
- 收藏
- 关注
RSS订阅转载 SealRing
Scribe line，是把芯片从晶圆上切下来的线，是要实际走刀子的地方，而Seal ring是围在芯片周围的一圈从衬底到最上层金属全部都打一圈的保护圈。Seal ring，它的作用有两个：主要作用是防止芯片在切割的时候的机械损伤，尤其是芯片的四个角一般都不放重要器件；从layout角度看，seal ring是一个由diff（有源区）、 contact（过孔）、 via（通孔）和metal（金属）等layer（层次）按照一定的规则叠加组成的图形，（参照所给的design rule严格的画）。
2024-10-22 15:06:08
586
转载 virtuoso版图小技巧10（连载中…）
原理图中电阻值精确到小数点后两位，当我们Layout XL调出对应的电阻时会发现调出的电阻值只精确到小数点后一位，导致最终LVS时报错，如下图；4. Layout_XL下，在配置好Configure Physical Hierarchy情况下，不调用cell，只调用管子。tips:此操作一般用在Layout_XL时，在底层打pin用到；Layout界面，菜单栏Create-Pin...，在弹出的对话框中按如下图设置，然后双击对应需要转化的对象即可。按下快捷键“s”，然后按F3，按如下图设置即可。
2024-08-06 13:58:57
666
原创 virtuoso版图小技巧目录
4. 当进行DRC、LVS、PEX时，自动创建对应cell name 对应的文件夹。5. Layout XL状态下几种原理图net和版图net同步高亮的方法。5. Layout XL中产生pin和lable的两种方法。3. copy器件时，保持和原器件相同的连接关系。2. Layout XL 下打开飞线和隐藏飞线。5. Layout XL下，网络net名显示。2. Layout XL状态下，飞线显示不全。1. 在原理图中高亮同一器件所有相关的net。1. 在原理图中高亮同一个net相连的器件。
2024-07-09 11:32:05
1873
转载 virtuoso版图小技巧9（连载中…）
当手动给某个shape 赋予自定义net name 时，会发现此shape连接到其他net name的shape时，不会自动变成其他shape的net名，需要按如下方式设置，才可以。结合"Number of Bit"栏与"Custom Layer Pattern" 栏中的内容，请根据需要自行调整，以达到想要的效果。菜单栏Create—Wiring—Bus，然后按"F3"，按下图蓝色框中对应设置进行设置即可。*以上内容仅供个人学习，切勿用于商业！一次性画出不同层并错开的metal；
2024-07-09 11:30:26
622
转载 virtuoso版图小技巧8（连载中…）
可在菜单栏Options—Editor，Commands栏View Name List指定view的顺序。可以看到下图中的层数量只有使用的layer，其他的层将不显示。5. 查看层级schematic时直接进入下层，无对话框确认。快捷键e，然后按F3，选择use viewNameList项。4. Creat Wire中开启自动吸附Pin、Via功能。3. copy器件时，保持和原器件相同的连接关系。*以上内容仅供个人学习，切勿用于商业！2. 删除版图中空白区域。1. 减少换层的数量。
2024-07-09 11:28:23
583
转载 virtuoso版图小技巧7（连载中…）
在Virtuoso中，默认翻转和旋转都是以选中objects的组合中心去执行相关命令，按如下图设置可以让选中的objects以各自的中心去执行相关命令。重启virtuoso，打开layout会发现在菜单栏Tools下出现Mask Logo选项；Tips：默认reporting的路径是没有写权限的，请将路径更改为自己路径下，不然可能会出现坐标不改变的情况。按下快捷k，然后“F3”，按下图选择相关功能，可实现连续多次测量。点击Apply，可以看到相关pad坐标已导出。*以上内容仅供个人学习，切勿用于商业！
2024-07-09 11:24:33
1086
转载 Calibre技能1（连载中…）
如下图，有时候我们会建立多个runset文件，以适应不同的要求，当验证过后的runset文件我们希望从列表中删除。解决方法：回到个人home目录下，找到如下图的几个文件（隐藏文件），打开文件然后删除你不要的runset文件即可。说明：“/xxx/xxx/xxx/xxx/” 代表相关要生成DRC/LVS/PEX结果的路径。“/xxx/xxx/xxx/xxx/...”表示本地保存runset 文件的相关路径。需要在.cshrc文件中添加如下三行代码：。*以上内容仅供个人学习，切勿用于商业！
2024-07-09 11:19:28
489
转载 virtuoso版图小技巧6（连载中…）
做版图的应该都会知道，在画版图的过程中会建立各种group和一些层次的blocks，做起来的时候确实方便，但可能过段时间查找的时候却感觉比较混乱，按如下图可以快速清晰查看版图中你需要的信息（例如：cell name、group name...）。当我们打开多个virtuoso项目时，我们会发现每个项目的标题栏显示的都是一样的，很难区分项目名，对能准确找到想要的项目造成了很大的困难。当我们导入较大的gds文件时，会发现设置的目标库会自动变成多个，这是由于每个库中的cell数受限，需要修改。
2024-07-09 11:16:50
822
转载 virtuoso版图小技巧5（连载中…）
按下快捷键“L”，在弹出的对话框中进行相关的设置，并在对应的器件或net上生成label。，然后在弹出的对话框中做相应的设置即可。Layout窗口中，按如下图设置，这样每次按“x”查看子cell时，电路图对话框中就不会总是弹出单个窗口，而是在一个窗口中弹出多个tap。（1）在layout窗口中，左下角点击相关图标，如下蓝色框，然后点击原理图中对应的pin，再回到layout窗口中按”F3”，进行相关设置，具体请参考视频。Layout 窗口下，按快捷键“c”,再按“F3”，然后按如下图蓝框勾选即可；
2024-07-09 11:09:41
2370
转载 virtuoso版图小技巧4(连载中…)
在layout窗口中菜单栏，找到Connectivity-Incomplete Nets-Show/Hide Selected，然后在schematic界面或者layout界面点击想要显示的net，按shift可多选。我们知道一般模拟版图中都要求两个孔，但有时候画图的时候也会出现单孔的地方，我们可以用如下方法来检查出layout中单个孔；大家肯定知道复制的快捷键"c"，但这个功能只能复制本层的对象，要想复制底层的对象需要用到Yank功能，如下图。1、在原理图中高亮同一个net相连的器件。
2024-07-09 10:59:17
1653
转载 virtuoso版图小技巧3（连载中…）
即可实现按下命令自动弹出对于编辑窗口，省去再按“F3”键。鼠标左键按住不放，先拖动一小段距离后，再单击一下鼠标右键，然后鼠标左键放开，此时可以看到一个可以使用滚轮任意缩放的方框。版图中一堆东西不知道怎么快速选中，鼠标放在此区域中右键选择（De）Select Under cursor，这样鼠标下面所有的objects都会弹出来，然后选择想要的即可。在layout界面，菜单栏Options—Display中勾选Stretch Handles，可以调整pcell 器件的S/D的contact孔数及调整其他参数。
2024-07-09 10:50:56
1218
8
转载 virtuoso版图小技巧2（连载中…）
都可，自己根据需要修改。在layout xl连接正确的情况下，有时我们点击电路图中的某个net时，发现有一部分net没有飞线连接，有一部分又有飞线连接，但相关的pin都是高亮状态。要想在版图界面中点击对应net，原理图中的net也自动高亮，需要按如下设置即可；(1)在原理图界面，按下快捷键“9”，然后按“F3”，勾选layout，可实现在原理图中高亮net，对应的版图中的net也同步高亮；(3)在layout界面中，鼠标放在net上会自动高亮，对应原理图中的net也会自动高亮，按如下图片设置即可。
2024-07-09 10:42:45
1686
转载 virtuoso版图小技巧1（连载中…）
菜单栏点击Options—Net Name Display 可以自定义颜色，也可以将net名颜色改为和Metal颜色一样（笔者习惯做法），另外大小和字体类型粗细均可以更改。layout界面菜单栏，Edit—Advanced—Modify corner，然后按下快捷键“s”（strtch），选中（可以多选）需要改变的直角，点击Apply即可。在移动命令下，鼠标右键选择：Chain Mode，选择不同模式，可以快速移动多个合并器件。1、激活“ALT”键，使它能被用户自定义成快捷键。2、快速移动多个合并器件。
2024-07-09 10:39:32
929
转载 版图中金属线宽的选择
对应不同的情况需要满足不同的约束。如果需要流过很大电流，则需要很宽的金属，一般工艺规则都会规定最小与最大的金属宽度，最大的金属宽度是要防止电流不均匀导致电迁移、趋肤效应以及发热不均匀的问题，当然还有热胀冷缩的问题。如果我们直接用很宽的Metal 线，后果是，随着温度的升高，大块的金属中间会拱起来（热胀冷缩），这样会破坏绝缘层，损坏芯片。C、其他低频控制信号，如enable 、able 等信号，这些信号通常接MOS 管的栅极，流过的电流很小，这些金属连线宽窄（寄生电容、寄生电阻）不是很重要，不需要过多考虑。
2024-06-18 09:51:12
769
原创 每次启动virtuoso自动load指定路径的.cdsenv
在启动目录下的.cdsinit文件中写入以下这句话。~./指代指定的目录根据实际情况填入。
2024-06-17 14:49:44
451
原创 基于Cshell的一些常用的设置
alias cd ‘cd \!*;set prompt = "[`whoami`@`/bin/hostname -s`]${cwd}/>";ls'alias gv 'gvim'alias mav 'module av'alias ma 'module add'alias mr 'module rm'alias mlist 'module list'alias la 'll -a'alias lr 'll -rt'alias ev 'evince'alias rmlc 'clsAdminTool -are .
2024-06-17 12:12:00
203
原创 成功解决了标题栏不显示名字的问题，本菜鸟好有成就感！
envSetVal("designEditor.window" "windowNameFormat" 'string "%c %l %v %m %a")
2024-04-08 11:49:06
186
原创 linux 设置.bashrc cd后直接显示文件和目录
export PATHexport PS1='[\u@\h $PWD]\$'alias cd=cdlsfunction cdls(){ builtin cd "$1" && ls}
2023-11-09 14:21:35
811
1
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人