Cadence22.1版本DRC检查位置

最新推荐文章于 2025-04-28 10:00:00 发布
最新推荐文章于 2025-04-28 10:00:00 发布
阅读量1.1k 收藏
点赞数 1
分类专栏： Cadence Cadence22.1 Design Rules Check(DRC) 文章标签： pcb工艺
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/m0_67507403/article/details/130457688
版权
在学习Cadence17.4版本的教程时遇到与22.1版本的差异，主要体现在DRC(DesignRuleCheck)检查的位置。17.4中DRC位于特定位置，而在22.1版本中，这一功能移到了PCB展开列表内。进行DRC检查需选中.dsn文件，并建议使用翻译工具应对英文界面。同时询问业界通常使用的Cadence版本。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

学习Cadence时遇到的一些问题

由于学习的视频是17.4的版本 我下载的是比较新的22.1一些设置和功能位置有变化 

我用到的就在这里做一下记录

教学视频中的DRC(17.4)是在这里 //如图

需要注意的是进行DRC检查需要对 .dsn 文件进行(选中它)

在22.1的版本中DRC检查被移到了PCB展开列表中 //如图

 点开之后的页面根据自己需要进行设置 (英语不好的建议搞一个截图翻译软件作为参考 个人用的是TIM的)

另外问一下各位大佬工作一般用的都是什么版本的啊（2023年）

orcad capture学习笔记---3.DRC规则设置及检查
tianpu2320959696的博客
10-28 3916
000000000000
Cadence Allegro修改Waived DRC标识颜色图文教程及视频演示
fydar的博客
01-04 954
本文简单介绍Allegro软件修改Waived DRC标识颜色的方法。
CADANCE17.4使用4——原理图DRC检查
wnanzou的博客
08-01 4087
选中根目录.DSN文件---PCB---Design Rules Check。PS：DRC检查时路径不能有中文。
Cadence24原理图无法DRC问题（已解决）
qq_65774762的博客
03-08 622
在跟着凡亿学习Cadence的原理图DRC时发现我的软件无法DRC。
cadence SPB17.4 - orcad DRC检查的细节
谢绝(无视)留言与私信
06-02 1万+
昨天, 在更新原理图库元件到图纸.先修正CIS库, 再尝试手工摆放元器件.一部分元件是可以手工摆放的, 放置后, 改名为旧元件的位号. 然后删掉旧元件, 将新元件摆放到旧元件位置.但是有一部分元件由于原理图封装变了, 导致必须先更新cache, 才能手工继续放元件.发现更新cache后, 旧元件的角度变了, 导致旧元件引脚和电气连线断开了.但是这时进行DRC检查, 却检查不出任何错误.这可能和我画原理图时, 关掉了某些选项有关系.以前关掉hanging wires选项的原因: 即使原理图完全正确, 也会有
NCSU PDK 1.6.0版图绘制时显示找不到DRC所需文件
yrh_zpl的博客
04-26 398
最近在学习virtuoso的版图绘制操作，在进行DRC操作时报错找不到DRC所需的三个文件，折腾了许久，一直在查询相关资料。将当前目录下的三个文件删除，从ncsu-pdk-1.6.0的techfile目录下将divaDRC.rul、divaLVS.rul、divaEXT.rul复制到lib目录下的NCSU_TechLib_tsmc03子目录中即可解决。再次进行DRC就看不到错误了。
第六章 PCB 的 DRC 检查、拼版设计及资料输出
果子狸PLG的小窝
09-02 4202
第六章 PCB 的 DRC 检查、拼版设计及资料输出 6.1 DRC 的检查及丝印的调整 进入 PCB 文件（PcbDoc）。 DRC（Design Rule Check） 检测：通过 DRC 检测，检查是否达到设计时的各项指标； · 启动 DRC：菜单栏中的工具（Tools）- 设计规则检查（Design Rule Check），弹出设计规则检查器； · 检查电气规则：需要勾选 Rules To Check（待检查的规则）- Electrical（电...
Cadence OrCAD Capture CIS使用Excel协助DRC检查网络名称低级错误的技巧图文教程
fydar的博客
01-13 1255
在进行原理图设计时，在给网络命名时偶尔会出现低级错误，比如多个空格或错别字母等，这些错误即使进行DRC检查也很难被发现。本文简单介绍使用Excel协助DRC检查网络名称低级错误的技巧。
如何在Cadence SPB22.1版本中导出多层PCB的Gerber文件及其相关文件？请提供详细步骤。
11-01
要在Cadence SPB22.1版本中成功导出多层PCB的Gerber文件及其相关文件，您需要遵循一系列精确的步骤。首先，确保您的设计已经完成并且已经通过了设计规则检查（DRC）。接下来，使用Cadence Allegro 22.1 hotfix 6版本...
在Cadence SPB22.1版本中，如何确保在导出多层PCB设计的Gerber文件及其他相关制造文件时，包含所有必需的元素，如钻孔、槽孔、IPC文件等？请详细说明操作步骤。
11-01
在Cadence SPB22.1版本中导出多层PCB设计的Gerber文件及相关制造文件是一项细致的工作，涉及到多个制造文件的生成，以确保PCB设计的完整性及后续生产的顺利进行。为了全面理解这一过程，推荐阅读《Cadence SPB22 ...
Cadence出板前准备
pinkslip的博客
07-18 377
相同形状和孔径的钻孔选择同一种Symbol Figure和Symbol Characters，Symbol Size X、Symbol Size Y设置为相同数值，最后单击图2.1中的Merge按钮。d) Shape No Net 未赋予网络铜皮。v. 所有钻孔符号合并完成后，再次单击图2.2中Auto generate symbols按钮，重新生成所有钻孔符号，单击OK保存。图2.2 相同孔径钻孔合并。
60分钟学会OrCAD中文教程（cadence）
08-14
该教程是于博士编写的，60 分钟学会OrCAD Capture CIS，学会cadence的基本操作，是很好的capture入门教程
orcad经典中文版教程！经典推荐！
03-27
orCAD经典的教程！（中文） 培训目标： 熟悉OrCAD—Capture设计环境，熟练掌握Capture的操作方法及环境参数的设置，最终完全掌握Capture。
Cadence学习笔记之---原理图DRC规则设置与检查
最新发布
weixin_46134133的博客
04-28 720
本篇笔记主要讲述原理图DRC规则的设置，以及如何进行DRC检查。
Cadence allegro 17.4 PCB DRC检查
u012412249的博客
05-05 9182
Cadence allegro PCB DRC检查1、检查连接是否全部完成2、检查Dangling Lines、Via3、查看有无孤铜，无网络铜皮，查看图3-1中标记处是否为04、检查DRC 1、检查连接是否全部完成 选择菜单 “Display—Status” 如图1-1 所示。 查看图 1-1 中标记处是否为“0%”。 图 1-1 2、检查Dangling Lines、Via 选择菜单“Tools-Quick Reports-Dangling Lines、Via and Antenna Report ”
Cadence SPB17.4 - Allegro - DRC检查的细节
tianpu2320959696的博客
01-13 3719
000
Cadence Orcad Cpature DRC规则检查的使用方法
fydar的博客
02-19 5240
DRC是（Design rools check设计规则检查），在完成原理图的设计后，为了避免图纸出现一些肉眼不容易识别的错误，或者由于笔误造成的网表名称填写错误，在原理图初步设计完成后，一般需要进行DRC规则检查。本文简单介绍基于Capture软件，进行DRC规则检查的方法。
Cadence原理图DRC检查介绍
热门推荐
qq_42057393的博客
11-04 2万+
背景：由于Cadence的DRC操作与AD不一样，在此记录并详细介绍其DRC检查 一、进入原理图工程 在原理图工程XXX.dsn上，才可以进行DRC操作。否则DRC功能是暗的 鼠标点击XXX.dsn，然后点击【Tool】–>【Design Rules Check】 二、进入DRC设置界面 会弹出警告提醒，选择【Yes】即可 大概意思"此操作会影响整个设计，因此会清除 撤销/恢复 信息列表。你将不可能 撤销/恢复之前所有的操作。你想继续吗？" 进入设计规则窗口 如果想忽略DRC警告，则需要选择列
Cadence学习中的小Tips：位号重置，DRC检查，批量改封装，及bom输出操作
m0_67233412的博客
06-20 1930
我们在画完原理图的时候，需要设置器件位号的顺序。首先回到工程主页，点击DSN文件，然后工具下的Annotate选项，先进行元件的位号全部复位，点击Reset part reference to？，然后确定。这个时候会发现原理图的位号已经更新。最后再重复操作，点击Incremental reference update，可以完成器件位号的递增顺序。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值