Quartus II ：1位全加器设计

一、半加器与1位全加器

1. 半加器
   半加器是实现两个一位二进制数加法运算的器件。它具有两个输入端(被加数A和加数B)及输出端Y。
   

是数据输入被加数A、加数B，数据输出S和数(半加和)、进位C。
A和B是相加的两个数，S是半加和数，C是进位数。
所谓半加就是不考虑进位的加法，它的真值表如下 (见表)：

逻辑表达式：

2. 1位全加器
   全加器英语名称为full-adder，是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。常用二进制四位全加器74LS283。
   

一位全加器的真值表如下图，其中Ai为被加数，Bi为加数，相邻低位来的进位数为Ci-1，输出本位和为Si。向相邻高位进位数为Ci