20220414——3-8译码器：例化门及封装、使用

1.建工程、起名字、选芯片、仿真

2.代码

3.仿真

1）tools——options——EDA tools options

 2）assignments——settings

添加testbench

 

`timescale 10 ns/ 10 ps
module decoder38_vlg_tst();
reg clk;								
// test vector input registers*******输入激励设置为reg型
reg