
Systemverilog
文章平均质量分 64
小白icer
天行健 君子以自强不息。
展开
-
过程块和方法 —Systemverilog
目录1.硬件过程快alwaysinitial2.函数 functionfunction的属性3.任务 task1.硬件过程快SV中首先要明白哪些语句应该放在“硬件世界”,哪些程序应该放在“软件世界”。 硬件世界:module、interface 软件世界:program、class always always是为了描述硬件的行为,可以描述时序电路、组合电路。所以只在module和interface中使用。 always中的@(...原创 2022-04-07 11:02:54 · 498 阅读 · 0 评论 -
数据类型 — Systemverilog
相当于一个只有一个元素的数组,合并型数组可以实现连续的存储,赋值时不需要用 '{ }bit [3:0][7:0] b_pack; 1.2unpacked非合并数组unpacked数组存储是不连续的,赋值时需要用'{ }bit [7:0] b_unpack[3]; //该数组有3个元素,每个元素8bits,3行8列1.3 foreach循环结构SV添加foreach循环来对一维或者多维数...原创 2022-04-07 00:57:09 · 2957 阅读 · 0 评论 -
数据类型之二值逻辑、四值逻辑 — Systemverilog
一.数据类型1.二值和四值逻辑二值逻辑:目的是模拟计算机验证环境,提高仿真性能,节约空间。若有四值逻辑数给其赋值,x,z会默认被赋值为0,因此二值逻辑数要远离DUT。四值逻辑:目的是模拟外部物理世界。类型 位宽 状态 符号 bit 1 0,1 无符号/1 bit byte 8 0,1 有符号 int 32 0,1 有符号 shortint 16 0,1 有符号 longint原创 2022-04-06 17:04:38 · 2874 阅读 · 0 评论