
FPGA
文章平均质量分 51
Jumpingtigger_35
热门是昨天的成就,主流是今日的局限,边缘是明日的机会。
展开
-
ISE软件使用小结
故初始设置40ns,往后信号均除2处理(3项末项为10ns,4项末项为5ns)。适应界面(一般在点击3箭头所指处之后使用,在适应界面的状态后进行放大,是查看波形的一般步骤)。(1)注意根据优先级调整字母顺序,一般先排最高优先级(数电与电工电子二均如此)。5.对于无需查看的波形的无关部分全选(点击一项,再按住ctrl全选)删除即可。借用时序逻辑电路中“拍频”的概念设C为时钟信号,B为其二拍频,A为其四拍频。(mark):放置轴,以便直观显示一个周期,上述波形图均采取此方式。则避免了上述不便情况的发生,较优。原创 2023-04-08 13:56:21 · 1681 阅读 · 0 评论 -
时序逻辑设计之计数器
基于XILINX BASYS 3板。原创 2022-11-11 23:04:41 · 723 阅读 · 0 评论 -
3-8译码器
基于XILINX BASYS 3板3输入8输出,通过三个信号来控制8个信号。原创 2022-11-10 14:42:01 · 901 阅读 · 0 评论 -
二选一工作器引入的Verilog语法
—XILINX 基于BASYS 3板状态机、线性序列机、学习仿真DDS:矩阵键盘、DAC,LCD/数码管,这些模块间的接口逻辑常见的接口设计:SPI、IIC、UART学习:三八译码器、计数器电灯、学习开发工具的使用。原创 2022-11-09 13:13:22 · 841 阅读 · 0 评论