本文详细介绍了FPGA中的基本组件——半加器的设计原理，包括其真值表、逻辑表达式及电路图。通过代码实现和波形仿真验证了半加器功能的正确性，并预告了下一节将探讨全加器的内容。
半加器设计
半加器是算术运算电路的基本单元，可以完成一位二进制数相加的一种组合逻辑电路。如果只考虑了两个加数本身，而不考虑低位进位的加法运算，称为半加，实现半加运算的电路称为半加器。假设有两个1位的二进制加数in1和in2，他们相加的和结果为sum，他们相加的向高位的进位信号为cout，则半加器的真值表如下
| in1 | in2 | sum | cout |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
根据真值表可以画出卡诺图（略，感兴趣的读者可以尝试画一下），得到下列输入输出的逻辑表达式
sum=in1' & in2 + in1 & in2' =in1 ^ in2 ;cout =in1 & in2('表示反变量)
根据上述表达式得到的电路图如下
比较常用的半加器符号如下图
CO表示进位信号端，S表示和
最低0.47元/天 解锁文章
扫一扫
2397
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
