- 博客(8)
- 问答 (3)
- 收藏
- 关注
RSS订阅原创 半导体-V93000(二）
这对于确保电路中的各个模块或IP在正确的时间接收到正确的电压非常重要，尤其是在芯片复杂度提升，不同模块或IP需要外部提供多种直流电流的情况下。t_ms指到一个参照时间点（reference time point）的时间长度，为正数时t_ms在参照时间点的左方，为负数时在参照时间点的右方。：这个参数指的是电源电压上升后的稳定时间，即电源电压达到设定值后需要保持的时间，单位是毫秒（ms）。：这个参数指的是电源电压下降后的稳定时间，即电源电压达到设定值后需要保持的时间，单位是毫秒（ms）。
2024-12-18 21:55:07
1039
原创 半导体-V93000(一）
在V93000 EXA Scale系统中，"Pin Scale 5000数字板卡"以5Gbit/s的速度树立了扫描测试的新标准，提供了市场上最深的矢量存储器，并采用Xtreme Link™技术，实现了业界最快的结果处理。不同，测试FAIL。在进行功能参数测试之前，需要测试向量以及指定的电平、时序参数，测试向量是用来检查芯片功能是否存在缺陷的必要测试手段之一，包含了输入逻辑状态以及期望的输出结果。因此，只要对每个信号进行类似的设置，就可以产生完整的信号给待测芯片，并测量待测芯片产生的响应。
2024-12-18 21:52:10
2208
1
原创 DDR-training
DDR training出现的原因主要包括以下几点：信号完整性（Signal Integrity, SI）问题：随着DDR内存频率的提高，信号完整性问题变得更加突出。高速信号在传输过程中会受到各种因素的影响，如反射、串扰、噪声干扰等，这些问题会导致信号失真，影响数据的正确传输。DDR training通过自适应的机制来补偿这些信号完整性问题，确保数据链路的可靠性。时钟和数据信号的对齐：在高速数据传输中，时钟信号和数据信号需要精确对齐以保证数据的正确读取和写入。
2024-12-17 18:30:00
1250
原创 半导体-IO Leakage 测试原理概述
一般高阻都用在通讯协议的IO上,比如咱们常见的I2C，SPI等协议，高阻输出的高电平都是由于外部的上拉电阻决定，这个上拉电阻,是可以决定通讯协议的速率的上限。综上咱们知道其实漏电测试（Leakage Test）也是属于芯片本身的结构型测试的一种，所以一般情况下，咱们漏电测试会放在OS测试之后进行，因为这样可以尽早的发现IO结构问题，为之后的function的功能测试做准备。输入漏电流的测试方法比较简单，其实就是对测引脚施加额定的电压，然后测试其流入或流出的电流是否符合咱们相应的设计规范。
2024-12-16 17:57:23
1662
原创 半导体-OS测试原理概述
通常在集成电路设计中，为了保护输入、输出引脚，使其避免受到静电放电(ESD)或其他过压情况导致的损环，会引脚与地之间加入一个保护二极管，有些电路也会同时在引脚与电间加人保护一般管这些保护二极管在电路正常工作时是反向截止的，不会对电路的正常工作有任何影响。而当被测引脚开路时，电阻R相当于无穷大，测得的电压会很大，所以在做测试时，需要对最大电压做钳制限制，以避免输出电压过大，损坏测试机和被测器件。一般电源IO 只有对地的二极管，所以也是施加一个比较小的负电流进行测试，效果和下关测试一样。
2024-12-15 20:30:00
1128
原创 半导体- IDD 测试原理概述
这个测试我们比较少用，因为我平时使用我们自己的IC，个别极限情况下，我都会超频，因为做图像的，为了达到一定的帧率都会超频工作，代价就是发热。其次就是注意电源引脚的电容负载，过大的电容会造成电流稳定时间加长，甚至成为漏电的因素。从IDD的描述咱们知道他是流入芯片的总电流，那么他肯定直接反映了IC的功耗，那么它就能被来评估和确保芯片在正常工作时的性能和功耗特性，比如续航能力。IDD表示的是 CMOS 电路中从漏极（D）到漏极（D）的电流（I），如果是 TTL 电路则称为 ICC（从集电极到集电极的电流）。
2024-12-15 15:55:03
1050
寻Universal Flash Storage数据手册
2022-08-02
DCDC芯片LT8608，输出正常，电子负载推电流后，电压跌落
2021-09-15
xilinx 7系列FPGA中的各引脚HP\HR有什么区别？分别是连接什么的？
2021-04-28
TA创建的收藏夹 TA关注的收藏夹
TA关注的人