fpga相关
关注
分享
扫一扫
雨中飞奔的猪
想要改变却一直未变厌恶上班的打工人
展开
-
一些模块分享之——时钟频率检测模块
【代码】一些模块分享之——时钟频率检测模块。原创 2024-01-25 19:45:14 · 480 阅读 · 0 评论 -
一些模块分享之——图像帧率检测模块
【代码】一些模块分享之——图像帧率检查模块。原创 2024-01-25 19:20:36 · 300 阅读 · 0 评论 -
操作符优先级
原创 2024-01-24 09:29:26 · 361 阅读 · 1 评论 -
一个verilog程序的问题记录
一个位宽为7位的信号取反后赋值给一个位宽为8位的信号，这个位宽为8位信号的最高位始终是1。这个取反操作是按8位来运算的？有以下一段verilog程序，问date_8b的值等于多少？原创 2023-12-26 23:22:43 · 420 阅读 · 1 评论 -
一些测试模块分享之——图像测试模块
一个图像测试模块的verilog程序分享: 可测试图像分辨率、帧率是否正确, 检测图像有无。原创 2023-12-26 15:19:47 · 423 阅读 · 1 评论 -
一些接口模块分享之——串口模块
串口模块verilog程序原创 2023-12-23 11:43:16 · 382 阅读 · 1 评论 -
vivado加载ila波形文件
1、read_hw_ila_data + ila文件路径。原创 2023-12-08 19:59:29 · 1064 阅读 · 0 评论