XILINX 7系列XDMA使用_IP核介绍以及工程搭建

一、XDMA IP核

1.1、接口说明

sys_clk：主机给PCIE提供的时钟信号，通过原理图查看
sys_rst_n：主机提供的冷复位，原理图查看
usr_irq_req：用户中断请求
M_AXI：主机通过该AXI接口访问FPGA的存储空间，一般接DDR
M_AXI_LITE：用户自己拓展的BAR空间
pcie_mgt：PCIE的GT收发器通道
user_link_up：拉高表示FPGA与主机连接正常
axi_aclk：AXI接口时钟
axi_aresetn：AXI接口复位
usr_irq_ack：用户中断请求的响应，表示主机接收到了中断请求
msi_enable：表示主机支持MSI中断
msi_vector_width：支持的MSI中断向量个数

1.2、配置页说明

PCIE Block Location：PCIe 的物理位置，根据原理图的位置选择，本实验为ZYNQ7100，PCIE位置为X0Y0，由于是X8，占俩个GT BANK，但这好像只能选一个。
Lane Width：根据板卡实际选择，我这里是PCIE2.0 X 8
Link Speed： P