m0_55979012的博客

原创 input output 时序约束

本文系统阐述了pin-reg和reg-pin源同步时序模型的约束方法。对于pin-reg模式，详细分析了SDR和DDR在正常捕获/直接捕获模式下的时序关系，给出了建立/保持时间的计算公式及对应的set_input_delay约束模板。对于reg-pin模式，重点说明了源同步SDR/DDR时钟边沿对齐和数据中心对齐的约束方法，提供了set_output_delay的具体参数设置规则。文中特别强调，在直接捕获模式下需注意时序分析工具的默认模式，必要时需使用set_multicycle_path调整锁存沿。全文通