- 博客(4)
- 收藏
- 关注
RSS订阅原创 ZYNQ 7000系列PS端裸机学习日志（1）——从经典HelloWorld入门PS开发工作流
在开始之前想要叨叨两句：主播在本科期间学习过一些嵌入式的皮毛，包括stm32等等微控制器的裸机开发到最简单的Linux嵌入式系统开发以及最简单的FPGA开发等等，然而这一切都停留在表面，仅仅只是为了完成一些既定的功能要素或者是课程需要，对于其核心内部原理基本上一概不知，到研究生学习阶段，开始接触了正儿八经的FPGA开发后才开始意识到这些看似平常简单的开发表面下其实大有学问。可以看到，UART的RX和TX在BANK500上的MIO14和15引脚上，于是对应在设置页面中配置MIO对应的引脚为UART。
2025-06-15 18:25:10
1003
原创 Verilog实现基于DDS的LFM信号发生器
此项目使用Verilog实现了一个基于DDS的LFM信号发生器 使用vivado版本为2018.3.
2024-11-22 10:45:32
1333
2
原创 初识FMCW调频连续波雷达
同样的，对IQ信号取拍频也就可以得到对应的速度信息。上文的仿真中，我用了一个更高频率的回波信号与原始信号混频，也就是意味着目标正在朝着发射机方向移动，但实际上如果利用具有同样差值的低频率回波信号（如下图），即目标朝向发射机反方向远离的情况，得到的混频信号的Beat Frequency其实是和之前的结果一致的，也就是说我们得到的是一个标量数据，不带有方向性。与CW雷达相对应的则为脉冲雷达（Pulsed Radar），脉冲雷达发送的信号为矩形脉冲（或高频率短时间的正弦信号），按一定的或交错的重复周期工作。
2024-11-17 14:35:11
2847
Verilog基于DDS的LFM信号发生实现
2024-11-22
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人