「HDLBits题解」Vector100r

做模拟IC的KS

于 2024-01-15 17:13:34 发布

阅读量576

点赞数 9

分类专栏： HDLBits 题解文章标签： Verilog

本文链接：https://blog.youkuaiyun.com/m0_54689021/article/details/135606445

版权

HDLBits 题解专栏收录该内容

59 篇文章

订阅专栏

本文分享了一个使用Verilog语言在HDLBits平台上编写的top_module模块，该模块接收100位输入并将其逆序输出，通过for循环实现基本的数据处理功能，供读者参考和学习。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益

题目链接：Vector100r - HDLBits

module top_module( 
    input [99:0] in,
    output [99:0] out
);
    integer i ; 
    always @(*) begin
        for (i = 0 ; i <= 99 ; i ++ ) 
            out[i] = in[99 - i] ;
    end

endmodule