数字逻辑电路设计（实验测试题）

一．

1. [单选题] 本课程的实验我们采用的实验方式是（）。
   正确答案：A
   A 、 EDA/FPGA
   B 、 传统的典型实验
   C 、 虚拟实验
   D 、 在线实验

2. [单选题] 本次实验要求使用什么方法完成电路设计？
   正确答案：A
   A 、 使用原理图设计全加器的电路
   B 、 使用VHDL语言描述全加器电路

3. [多选题] 数字逻辑电路实验可采用的实验方式是（）。
   正确答案：ABCD
   A 、 传统的典型实验
   B 、 虚拟实验
   C 、 在线实验
   D 、 EDA/FPGA实验

4. [多选题] FPGA实验方式的实验过程包括（）。
   正确答案：ABD
   A 、 使用开发系统将所设计的电路输入到计算机
   B 、 利用开发系统将设计的电路编译生成sof文件
   C 、 提高了实验效率
   D 、 将sof文件写入到可编程器件中进行验证

5. [多选题] 20分 为了在实验仪上进行验证必须要进行（）操作？
   正确答案：ABC
   A 、 电路的输入输出引脚锁定
   B 、 引脚锁定后再次编译
   C 、 下载到可编程器件中
   D 、 引脚锁定后直接下载

二

1. [单选题] 本课程实验采用的可编程器件是（）。
   正确答案：A
   A 、 Altera公司的cyclone系列的EP1C12F324C8
   B 、 Altera公司的cyclone系列的EP1C20F324C8
   C 、 Altera公司的cyclone系列EP1C4F324C8
   D 、 Altera公司的cyclone系列EP1C12Q240C8

2. [单选题] VHDL语言是（）
   正确答案：C
   A 、 程序设计语言
   B 、 脚本语言
   C 、 硬件描述语言

3. [多选题] 建立工程文件时工程文件必须注意（）。
   正确答案：ABCD
   A 、 工程文件要保存在子文件夹中
   B 、 文件夹不能使用汉字
   C 、 工程名不能使用汉字
   D 、 工程名与源文件的文件名相同

4. [多选题] 四位全加器的原理是（）。
   正确答案：AD
   A 、 两个四位的二进制数相加
   B 、 两个二进制数相加
   C 、 两个1位的二进制数相加
   D 、 考虑低位来的进位

5. [多选题]关于四位全加器电路输入输出引脚描述正确的是（）。
   正确答案：AC
   A 、 四位全加器电路共有9个输入引脚
   B 、 四位全加器电路共有8个输入引脚
   C 、 四位全加器电路共有5个输出引脚
   D 、 四位全加器电路共有4个输出引脚

三．

1. [单选题] 七人表决器电路设计实验,实现方法很多,本实验要求同学采用( )设计?
   正确答案：C
   A 、 VHDL输入法实现
   B 、 原理图输入法实现
   C 、 底层用VHDL、顶层用原理图实现
   D 、 底层、顶层都有VHDL语言实现

2. [单选题]在层次化设计方法设计时，将一个底层模块设计好后，进行另一个模块设计编译时，（）。
   正确答案：A
   A 、 先将当前设计模块置顶
   B 、 可直接进行编译，系统会默认是当前模块

3. [多选题]在使用VHDL语言描述电路时，正确的是（）。
   正确答案：ABCD
   A 、 保存文件时文件名必须与实体名一致
   B 、 VHDL语言的每条语句以分号结束
   C 、 文件必须保存在工作库中（子文件夹）
   D 、 不能保存在根文件夹

4. [多选题] 下面有关信号与变量的区别正确的是（）。
   正确答案：ABCD
   A 、 声明所使用的关键字不同
   B 、 声明的位置不同
   C 、 信号赋值与变量赋值的赋值符号不同
   D 、 赋值后起作用的时间不同

5. [多选题] 七人表决器电路设计的方法很多，有（）。
   正确答案：ABCD
   A 、 使用行为描述法实现
   B 、 使用层次化设计方法，底层、顶层都用VHDL实现
   C 、 使用层化设计方法，底层、顶层都用原理图实验
   D 、 使用层次化设计方法、底层用VHDL、顶层用原理图

四．

1. [单选题] 组合电路的分析和设计的主要工具是（）。
   正确答案：A
   A 、 真值表
   B 、 卡诺图
   C 、 状态表
   D 、 状态图

2. [单选题] 计数器是按（ ）计数的？
   正确答案：B
   A 、 时间
   B 、 脉冲
   C 、 频率

3. [单选题]本实验设计的计数器是（）。
   正确答案：A
   A 、 同步时序电路
   B 、 异步时候电路

4. [多选题] 时序逻辑电路的输出与（）有关。
   正确答案：AB
   A 、 当前的输入
   B 、 以前的输入
   C 、 当前的状态
   D 、 以后的输入

5. [多选题] 本实验设计的十进制计数器是（）。
   正确答案：ABC
   A 、 可预置计数器
   B 、 可复位计数器
   C 、 可保持计数器
   D 、 可逆的计数器

五．

1. [单选题] 7段数码管有共阴极和共阳极的数码管，实验用的数码管是（）。
   正确答案：A
   A 、 共阴极
   B 、 共阳极

2. [单选题] 共阴极的七段数码管要显示A字符，其段码是（）。
   正确答案：B
   A 、 0001000
   B 、 1110111
   C 、 1111111
   D 、 0111111

3. [单选题] 8位动态数码管显示中要决定某一个数码管显示某一个字型，必须由（）决定。
   正确答案：C
   A 、 段码
   B 、 位码
   C 、 段码和位码共同决定
   D 、 字型代码

4. [多选题] VHDL语言中有的语句分为（）两类。
   正确答案：AB
   A 、 顺序描述语句
   B 、 并行描述语句
   C 、 Case语句
   D 、 Wait语句

5. [多选题] VHDL语言中常见的顺序语句有（）。
   正确答案：ABCD
   A 、 赋值语句
   B 、 转向控制语句
   C 、 返回语句
   D 、 空操作语句

六．

1. [单选题] 如果同步时序电路的输出仅与现态有关，则这种电路是（）。
   正确答案：A
   A 、 Moore
   B 、 Mealy

2. [单选题] 本实验设计1111序列检测器属于（）电路。
   正确答案：A
   A 、 Mealy
   B 、 Moore

3. [单选题] 本实验的1111序列检测器，其输入序列是（）。
   正确答案：A
   A 、 可重叠
   B 、 不可重叠

4. [多选题] 时序电路按其工作方式可分（）。
   正确答案：AB
   A 、 同步时序电路
   B 、 异步时序电路
   C 、 mealy
   D 、 moore

5. [多选题] 同步时序电路在形式上分为（）。
   正确答案：AB
   A 、 Mealy
   B 、 Moore
   C 、 同步时序电路
   D 、 记忆电路

七．

1. [单选题] 8位动态数码管显示中要决定某一个数码管显示某一个字型，必须由（）决定。
   正确答案：C
   A 、 段码
   B 、 位码
   C 、 段码和位码共同决定
   D 、 字型代码

2. [单选题] 8位动态数码管显示电路中决定在哪一个数码管显示，使用的是（）。
   正确答案：B
   A 、 2-4译码器
   B 、 3-8译码器

3. [多选题] 本实验采用层次化设计方法进行设计，具体含义是（）。
   正确答案：ABCD
   A 、 整个设计分多个层次
   B 、 先设计底层，然后生成底层模块
   C 、 顶层中调用底层模块
   D 、 将整个设计电路分为多个模块，逐个模块实现

4. [多选题] 本实验的简易电子钟要求的功能具有（）。
   正确答案：AB
   A 、 计时
   B 、 复位
   C 、 闹钟
   D 、 校时

5. [多选题] 简易电子钟具有哪几个功能模块（）。
   正确答案：ABCD
   A 、 分频器
   B 、 动态扫描
   C 、 时计数模块
   D 、 分、秒计数模块